Tarea 3

J. Castelblanco

unread,

Sep 5, 2009, 1:25:51 PM9/5/09

to TallerV_Unalmed

Hola compañeros,

Solicito el favor a quien nos pueda especificar exactamente cuál es la
tarea 3 (próximo viernes)

Muchas Gracias.

Samuel

unread,

Sep 5, 2009, 5:08:55 PM9/5/09

to TallerV_Unalmed

Hay que simular en electric, con la gráfica de la respuesta y montar
en la board un flip-flop y un sumador de 4 bits.

Un saludo.

Johnatan Mauricio Castelblanco Gómez

unread,

Sep 7, 2009, 10:34:05 AM9/7/09

to tallerv...@googlegroups.com

...tenía entendido que tambien hay que hacer un restador mediante el metodo de complemento a dos...
me podrían aclarar esta inquietud ???

Muchas gracias!!!

Nerio Montoya

unread,

Sep 7, 2009, 10:54:47 AM9/7/09

to tallerv...@googlegroups.com

Hola Johnatan!

En efecto, el hardware que deben construir para el viernes en sun sumador/restador descrito en el capitulo 4 del libro. Este hardware es un sumador que implementa el metodo de complemento a 2 para restar (esta mas o menos en la pagina 11 de este capitulo) pero la descripcion inicial comienza desde la pagina 4... esta parte de restar se logra implementando una compuerta adicional XOR en la entrada Yi del sumandor... me entenderas cuando leas el capitulo.

Cordialmente,

Nerio Montoya

2009/9/7 Johnatan Mauricio Castelblanco Gómez <castelb...@gmail.com>

--
Nerio Montoya
Ingeniero Físico
Universidad Nacional

Reply all

Reply to author

Forward