第12回 SATSS 参加登録 開始のお知らせ

[Taro Sekiyama]

皆さま（重複して受け取られた場合はご容赦ください）

国立情報学研究所の関山です。

ソフトウェア・ハードウェア・形式検証に関する分野融合的なワークショップ
SATSS（https://sc-sys.github.io/）の第12回目を以下の要領で開催いたします。
今回のトピックは「低レイヤ検証」です。

* 日時：2026年5月19日16:00-18:30（15:30 開場予定）
* 場所：東京科学大学 大岡山キャンパス 西8号館E棟 E1001号室
 
アクセス：https://www.isct.ac.jp/ja/001/about/campuses-and-offices/ookayama#anchor02
<https://www.hit-u.ac.jp/hall/accessjp.html> （建物内の詳しい情報は SATSS
ホームページをご覧ください）
* プログラム：
  - 16:00-17:00 Binoy Ravindran (Virginia Tech)
    タイトル：A Step Toward Trustworthy Binary Verification
  - 14:30-15:30 Izumi Tanaka (University of Tokyo)
    タイトル：Relational Hoare Logic for High-Level Synthesis of Hardware
Accelerators

参加の際には、下記の google form より事前に参加登録をお願いいたします。
併せて、懇親会の参加も同 form
より受け付けています。こちらも是非ご検討ください。

   https://forms.gle/qfFzituVQRyzyCe5A
   締切：5月17日

ワークショップの情報共有のために slack
をご用意しています。ご興味のある方は以下のリンクよりご参加ください。
今後のアナウンスや資料の共有なども slack で行う予定です。

https://join.slack.com/t/satss/shared_invite/zt-39t7ge2af-gusWS~jXcL3FlHOkSNNG7A

また本ワークショップは、学生や若手の技術者・研究者の参加も歓迎しており、研究室の学生さんや身近な方にもご周知いただけますと幸いです。

どうぞよろしくお願いいたします。

--
Taro Sekiyama