moduł STM32 v0.9 by Jacek

[Jacek Drewniak]

To co udało mi się wydziergać.
Proszę powytykać mi błędy. :>

Pzdr
Jacek

[Jacek Drewniak]

Poprawione

[Fryderyk Melka]

Siemasz.
Moje komentarze (do wersji pierwszej p�ytki):
1. Doda�bym pola masy na wolnej przestrzeni.
2. Zastosowa�bym standardowe z��cze JTAG (2x5pin�w), �eby potem nie
kombinowaďż˝ z kablami.
3. Wyprowadzi�bym jednego UARTa na szpilkach (rxd, txd, vcc, gnd).
4. Przelotki zmieni�bym na okr�g�e.
5. U mnie Eagle pokazuje kilka 'wisz�cych' po��cze� (patrz za��cznik).
6. Zastosowa�bym podzia� warstw (o ile to mo�liwe) na: top - tylko
sygna�y, bottom - tylko zasilanie
7. Kwarc z kondensatorami da�bym jak najbli�ej uC.
8. Kilka �cie�ek jest zupe�nie zb�dnych (r�owe k�ka na za��czonym
obrazku).
9. Na ��to zaznaczy�em zbyt ciasne prowadzenie �cie�ek oraz nak�adaj�ce
si� pady ze �cie�kami.
10. W celach testowych wszed�bym np. na stron� Satlandu, poszuka� ich
specyfikacji dotycz�cej p�ytek (minimalna szeroko�� �cie�ki, minimalny
odst�p mi�dzy �cie�kami etc.) wpisa�bym te dane w eaglowe DRC i
sprawdzi�, czy moja p�ytka spe�nia te normy produkcyjne.

Natenczas to tyle. Czekam na kolejne wersje.

Pozdrawiam
Fryco

W dniu 2012-03-30 16:10, Jacek Drewniak pisze:
> To co uda�o mi si� wydzierga�.
> Prosz� powytyka� mi b��dy. :>
>
> Pzdr
> Jacek

[Fryderyk Melka]

A i jeszcze jedno. O ile uC u�o�ony pod k�tem 45 deg wygl�da fajnie, to
drobnica ju� nie za bardzo. Zmieni�bym jej u�o�enie na k�ty proste.

F.

W dniu 2012-03-30 17:12, Fryderyk Melka pisze:

[Jacek Drewniak]

Hej,

Co do:

1. W wersji finalnej dodam trochę tych pól. Póki co bardzo mi przeszkadzają i nie dają się łatwo przesuwać. ;)
2. W sumie to ja mam w programatorze właśnie takie. Chociaż i tak korzystam z SWD po tym jtagu. Ale jeśli nadal ma być to 2x5 to ok, tylko podeślij jakiś schemat tego.
3. Done
4. Done
5. To są połączenia między zasilaniem, eagle zawsze mnie tym wkurza, nie wiem czy da się to wyłączyć.
6. Czyli zasilanie wychodzi z pinu -> przelotka -> idzie dołem -> przelotka -> do uC ?
7. Done
8. Właśnie nie rozumiem dlaczego te ścieżki są zbędne? To są diwie masy i jedno Vcc. Chociaż wydaje mi się pomiędzy Vcc z programatora powinna być zworka, a i w tedy wszystkie vcc winny być połączone. Chyba zrezygnuję z tego zasilania z programatora.
9. 10. Poprawiłem co się dało. A mniej niż 10 milsów (dokładnie 7,5) jest pomiędzy pinami uC a tego nie mogę (nie umiem ) zmienić.

Dzięki za rady :)

Pzrd
Jacek

W dniu 30 marca 2012 17:14 użytkownik Fryderyk Melka <fryd...@melka.biz> napisał:

A i jeszcze jedno. O ile uC ułożony pod kątem 45 deg wygląda fajnie, to drobnica już nie za bardzo. Zmieniłbym jej ułożenie na kąty proste.

F.

W dniu 2012-03-30 17:12, Fryderyk Melka pisze:

Siemasz.
Moje komentarze (do wersji pierwszej płytki):
1. Dodałbym pola masy na wolnej przestrzeni.
2. Zastosowałbym standardowe złącze JTAG (2x5pinów), żeby potem nie kombinować z kablami.
3. Wyprowadziłbym jednego UARTa na szpilkach (rxd, txd, vcc, gnd).
4. Przelotki zmieniłbym na okrągłe.
5. U mnie Eagle pokazuje kilka 'wiszących' połączeń (patrz załącznik).
6. Zastosowałbym podział warstw (o ile to możliwe) na: top - tylko sygnały, bottom - tylko zasilanie
7. Kwarc z kondensatorami dałbym jak najbliżej uC.
8. Kilka ścieżek jest zupełnie zbędnych (różowe kółka na załączonym obrazku).
9. Na żółto zaznaczyłem zbyt ciasne prowadzenie ścieżek oraz nakładające się pady ze ścieżkami.
10. W celach testowych wszedłbym np. na stronę Satlandu, poszukał ich specyfikacji dotyczącej płytek (minimalna szerokość ścieżki, minimalny odstęp między ścieżkami etc.) wpisałbym te dane w eaglowe DRC i sprawdził, czy moja płytka spełnia te normy produkcyjne.

Natenczas to tyle. Czekam na kolejne wersje.

Pozdrawiam
Fryco


W dniu 2012-03-30 16:10, Jacek Drewniak pisze:

To co udało mi się wydziergać.

[Jacek Drewniak]

A i załączniki:

[Błażej Kowalczyk]

co do 6, to jak płytki będą zamawiane, to robisz metalizowane otwory
pod piny i masz wtedy pin dostępny z obu stron, bez kolejnych
przelotek.

W dniu 30 marca 2012 18:29 użytkownik Jacek Drewniak

[Jacek Drewniak]

Zamawiane? Myślałem że ja ma je wytrawić. No cóż, i tak nie przyjmą bo nie wiem co zrobić z tymi odstępami pinów uC :>

[Jakub Zych]

W koncu znalazlem chwile czasu by sie temu modulowi blizej przyjrzec i
musze niestety powiedziec ze jest do poprawy, ale nikt nie powiedzial
ze wyjdzie pieknie za pierwszym razem. Z idei to maja byc moduly,
ktore swoja zywotnoscia przekrocza ten projekt, wiec trzeba je zrobic
naprawde solidnie.

1. Widze ze czesc pinow uC wisi swobodnie, dlaczego? Wszystko powinno
byc wyprowadzone na wyjscia. Przy okazji odpowiedz na pytanie z innego
watku: modul zaprojektowac tak by byl jak najbardziej uniwersalny,
zeby uzytkownik mial jak najwiecej opcji do wyboru z czego chce
korzystac.

2. Kwestia prowadzenie sciezek, ten warkocz sygnalow ktore wystaja za
zlacza wyglada dziwnie, puscic to dolem. Tak kombinowac ze sciezkami,
by to wygladalo jak najlepiej. Nie bac sie przelotek. Minimlana
odleglosc miedzy sciezkami to 9 milsow, ale nie zawsze sie da. Lepiej
rozsuwac je jak najwszesniej niz siedziec z nozem 2h nad plytka.

3. Prowadzenie zasilania tez do poprawy. Vcc powinno miec grubosc min
24 milsow, a masa zawsze kiedy to mozliwe powinna byc rozlana po calym
ukladzie. Unikac jak ognia prowadzenie sciezek masy i to jeszcze o
grubosci 12 milsow. W tym module na warstwie TOP rozlac pod
mikroklocem i puscic bokami do zlacz GND w minimum dwoch miejscach, a
na dole juz po calosci.

4. Zlacze JTAG dostosowac do gniazda uniwersalnie stosowanego przy tym
interfejsie, a zlacze z UARTem jesli nie da sie tam wstawic podwojengo
UARTu to zostawic jak jest.

5. Jak tu juz przedmowca zauwazyl elementy poustawiane kazdy w inna
strone wygladaja malo profesjonalnie, poza tym dobrym zwyczajem jest
dac wszystkie elementy z jednej strony. Przy modulach jak praktykuje
warstwe BOTTOM, przylutowac raz porzadnie, zaslonic zlaczami i nigdy
nie ruszac.

6. Jak juz jestesmy przy elementach to imho kwarc i dlawik powinny byc
w THT. Chodzi o to zeby dalo sie je latwo wylutowac. Kwarc czasem sie
zmienia, a dlawik wylutowyjesz gdy zamiast filtrowac AVcc na module,
doprowadzasz je z zewnatrz.

Na koniec dodam ze zlacza pinow rowniez sluza jako przelotki, wiec nie
musisz wyprowadzac sygnalu zaraz obok zlacza i robic zwore (sygnal
RX).
Ogolnie modul ma szanse wypasc bardzo dobrze, ale wymga jeszcze troche
pracy.

On 30 Mar, 18:29, Jacek Drewniak <jacek.drewn...@gmail.com> wrote:
> A i załączniki:
>
> W dniu 30 marca 2012 18:28 użytkownik Jacek Drewniak <

> jacek.drewn...@gmail.com> napisał:

>
>
>
>
>
>
>
> > Hej,
>
> > Co do:
>
> > 1. W wersji finalnej dodam trochę tych pól. Póki co bardzo mi
> > przeszkadzają i nie dają się łatwo przesuwać. ;)
> > 2. W sumie to ja mam w programatorze właśnie takie. Chociaż i tak
> > korzystam z SWD po tym jtagu. Ale jeśli nadal ma być to 2x5 to ok, tylko
> > podeślij jakiś schemat tego.
> > 3. Done
> > 4. Done
> > 5. To są połączenia między zasilaniem, eagle zawsze mnie tym wkurza, nie
> > wiem czy da się to wyłączyć.
> > 6. Czyli zasilanie wychodzi z pinu -> przelotka -> idzie dołem ->
> > przelotka -> do uC ?
> > 7. Done
> > 8. Właśnie nie rozumiem dlaczego te ścieżki są zbędne? To są diwie masy i
> > jedno Vcc. Chociaż wydaje mi się pomiędzy Vcc z programatora powinna być
> > zworka, a i w tedy wszystkie vcc winny być połączone. Chyba zrezygnuję z
> > tego zasilania z programatora.
> > 9. 10. Poprawiłem co się dało. A mniej niż 10 milsów (dokładnie 7,5) jest
> > pomiędzy pinami uC a tego nie mogę (nie umiem ) zmienić.
>
> > Dzięki za rady :)
>
> > Pzrd
> > Jacek
>

>  stm32.tar.gz
> 70KZobaczPobierz
>
>  stm32f103rbt6_v0.95.pdf
> 49KZobaczPobierz

[Jacek Drewniak]

Hej, dzięki, zastosowałem się do niektórych rad tak jak umiałem i w załączniku przesyłam co mi wyszło.

Co do:

1. No właśnie słyszałem coś innego na ten temat. Moduł nie miał byc jak najbardziej uniwersalny tylko miał być zgodny z modułem dr. Wnuka + miał pasować do LFa, który będzie miał wyprowadzenia z tym zgodne i wiadomo że PWM tam a ADC tu, inaczej nie prowadziłbym takich warkoczy jak to określiłeś fajnie :D (ale już ich nie ma). Tak przynajmniej usłyszałem na spotkaniu w czwartek. Niech się wypowie może Marian jeszcze. Dodatkowo, nawet jeśli wyprowadzać to wszystko do złączy (pogimnastykujemy), to nie wiem do których.

2. Poprawione

3. Masa wylana. Nie rozumiem tylko tego Vcc 24 mil. Nawet jeśli bym je tak wyprowadził z pinu to i tak przed uC musiałby się zwężać do 10 mil bo się po prostu tam nie zmieści. Więc wychodzi na to samo albo gorzej. Popraw mnie proszę jeśli chodzi o coś innego.

4. No właśnie już napisałem że nie wiem co w waszym zdaniem jest standardowym złączem JTAG 20 pinów. Na wiki złącze ma 5 pinów, a ja mam takie samo w programatorze + reset. Jakby ktoś podesłał, bo naprawdę nie wiem które jest poprawne.

5. Ja mam kilka płytek (wyprodukowanych nie przeze mnie) które mają tak elementy pod kątem. Powiem tak, kwestia gustu, pasywne wokół uC który też jest pod kątem IMHO wyglądają całkiem spoko (+ MIESZCZĄ SIĘ : D )

6. Zasilanie analogowe i tak jest wyprowadzone do APOW i filtrowane. Miało by być tak że zworką wybiera się czy z APOW bez filtrowania czy z POW z filtrowaniem? To w tedy ok. coś się wykombinuje. Co do kwarcu to nie wiem po co zmieniać na inny, będzie 8MHz z którego można za pomocą PLL uzyskać inne do 72MHz włącznie, nie wiem po co mniejszy kwarc. Ew, można by było wyprowadzić na kwarc zegarkowy to ok, ale o to się pytałem już w poprzednim wątku i nikt nie odpowiedzial.

Dzięki, czekam na krytykę.
Jacek