Tugas OSK dan OAK PTE-PTIK (28-30 Mei 2012)

[Hari Wibawanto]

Tugas untuk mhs mk Arsitektur Sistem Komputer (PTE) dan mk Organisasi
dan Arsitektur Komputer (PTIK) Minggu terakhir Mei 2012 (28-30 Mei
2012):

Dalam pengelolaan memori cache, setelah menentukan blok cache yang
akan dikorbankan untuk diganti isinya, perancang sistem komputer juga
menentukan apa yang akan dilakukan terhadap blok yang diganti isinya
tersebut. Jika prosesor menuliskan instruksi/data ke memori utama,
data/instruksi tersebut akan dituliskan ke cache karena diasumsikan
prosesor akan membacanya lagi dalam waktu dekat. Jika blok dalam cache
dimodifikasi atau diubah isinya, mekanisme penulisan (write policy)
isi cache akan menentukan kapan blok memori utama dimutakhirkan agar
sesuai dengan isi blok dalam cache. Ada dua dasar mekanisme penulisan
isi cache, yakni: (1) write through, (2) write back. Jelaskan makna
keduanya, dan jelaskan jika ada mekanisme lain yang juga bisa
digunakan dalam mekanisme penulisan cache. Kirimkan jawaban anda ke
hariwiba...@gmail.com, paling lambat hari Sabtu 2 Juni 2012 jam
23.59 WIB.


Selamat belajar,

[Elfan Mauludi]

->write thorugh, adalah mekanisme penulisan chache dimana setiap ada perubahan data di chache selalu di copy di-memori, demikian pula sebaliknya. dan juga dengan menggunakan cara write through terdapat kelebihan maupun juga kekurangan antara lain:
kelebihan= 1. ini merupakan teknik paling sederhana atau efisien.

kekurangan 1.  menyebabkan memori traffic tinggi (chache - main memori)
                  2. dapat menyebabkan bottleneck (bus data penuh).
->sedangkan mekanisme penulisan chache write back adalah, update data hanya dilakukan di chache, dan jika baris chache akan ditempati data lain makan data lama akan dicopy ke memori hanya jika data tersebut mengalami perubahan.adapun kelebihan dan kekurangan dengan menggunakan teknik ini adalah:
kelebihan = 1. memori traffic berkurang

kekurangan = 1. data di memori tidak valid -> akses input output ke memori harus melalui chache
                     2. rangkaian cirkuit yang lebih komplek yang menimbulkan biaya pembuatan yang lebih mahal
                     3. dapat terjadi bottleneck.

dan juga bagaimana jika terdapat lebih dari satu prosessor dan masing masing mempunyai chache tersendiri. untuk itu digunakan beberapa solusi lain yaitu;
1. bus watching with write through, setiap chache controller memonitor baris alamat untuk mengetahui apakah ada device lain yang menulis ke memori.
2. H/W transparency, yakni digunakan H/W tambahan untuk menjamin perubahan data di memori selalui melalui cache dan di copy kan ke cache-cache yang lain.
3. non cacheable memory, yaitu sebagian dari Main memori di-sharing oleh beberapa prosessor dan data pada shared memory tidak dicopy kan ke cache sehingga selalu terjadi cache miss

[Tunjung Satrio Nurwicaksono]

salah kirim tuh..