2025년 3차 "내 칩 MPW" 칩 아웃 되었습니다.

[국일호]

지난 2월말에 2025년 3차 "내 칩" MPW에서 제작된 칩이 출고 되었습니다. 공공 비용을 들여 학생들의 "내 칩"을 제작하는 만큼 칩을 받으신 분들은 테스트 보고를 하시기 바랍니다.

MPW의 검증을 위해 오픈 소스 "내 칩" 설계 디자인 킷을 활용하여 두가지 칩(STD-IC2, STD-IC3)이 함께 제작되었는데 두 칩 모두 예제에 포함되어 있습니다. 각 예제에는 C-모델, 베릴로그 RTL, SystemC 로 작성한 테스트벤치 Co-Simulation, FPGA Co-Emulation, ETRI050 노드 합성과 배치배선, 네트리스트 시뮬레이션, 사인-오프(DRC, LVS, Stacked VIA) 그리고 Chip-Top과 GDS 생성까지 전과정을 수행할 수 있도록 Makefile을 비롯하여 스크립트들이 준비되어 있습니다. 이번에 출고된 "내 칩"을 테스트 할 수 있는 소스 및 스크립트까지 포함되어 있습니다.

STD-IC2는 앞서 이미 검증된바 있는 "탁구 게임기" 입니다. 예제의 링크는 아래와 같습니다.

https://github.com/GoodKook/ETRI-0.5um-CMOS-MPW-Std-Cell-DK/tree/main/Projects/RTL/pong_pt1

STD-IC3는 오픈-소스 설계 플로우에 새로 적용한 HLS 기법으로 설계된 칩입니다. C++ 언어로 기술한 FIR 필터 알고리즘을 HLS(Vitis High Level Synthesis)로 합성하여 얻은 베릴로그 RTL을 얻었고 이를 오픈-소스 "내 칩" 디자인 플로우에 적용하여 설계 되었습니다. HLS 합성이라 단일 칩으로 FIR 필터를 수행하는데 입력에 대하여 출력이 나오기까지 레이턴시는 24클럭입니다. 예제 링크는 다음과 같습니다.

https://github.com/GoodKook/ETRI-0.5um-CMOS-MPW-Std-Cell-DK/tree/main/Projects/HLS/fir_hls_MyChip

위의 두 칩은 "디자인 킷"의 지속적인 개발과 검증 그리고 MPW 공정 모니터링 용으로 매번 런을 돌릴 때 들어가게 됩니다. 설명 문서는 추후 작성 배포할 예정 입니다.