"[베릴로그 RTL 예제] 탁구 게임기"

[국일호]

"[베릴로그 RTL 예제] 탁구 게임기"는 "내 칩 설계교실"의 한학기 분량의 교재 입니다. 오픈-소스 툴 사용법은 줄이고 디지털 반도체 "설계"에 집중합니다. 선수과목으로 "디지털 논리회로", 베릴로그 HDL 그리고 C++ 과목을 이수를 전재로 쉽게 작성하려고 했습니다. 디지털 회로에서 배웠던 카운터 회로부터 시작하여  시스템 수준 테스트벤치, 코-시뮬레이션, FPGA 활용 코-에뮬레이션 검증 그리고 "내 칩 제작 서비스"의 공정으로 합성에서 레이아웃 생성까지 다룹니다. 총 8편으로 구성되었습니다.

1. RTL 베릴로그로 "탁구대" 그리기
https://fun-teaching-goodkook.blogspot.com/2026/02/rtl.html
    1-1. 래스터 스캔 방식 비디오 시현
    1-2. 베릴로그 HDL로 탁구대 그리기
    1-3. C++ 로 작성하는 하드웨어 시뮬레이션 테스트벤치
    1-4. 시뮬레이터 빌드
    1-5. Makefile
    1-6. 실습

2. 그래픽 LCD 구동 칩의 시뮬레이션 모델
https://fun-teaching-goodkook.blogspot.com/2026/03/rtl-2.html 

     2-1. 도트 매트릭스 그래픽 LCD 구동 칩
    2-2. 인터페이스 프로토콜
    2-3. 그래픽 데이터 메모리
    2-4. SystemC 모델
        a. 리셋 동작
        b. 명령 또는 데이터 구분
        c. 명령 해석
        d. 그림 데이터 접근(읽기 또는 쓰기)
    2-5. 실습
        a. 따라하기
        b. 과제

3. "탁구대"의 그래픽 테스트 벤치
https://fun-teaching-goodkook.blogspot.com/2026/03/rtl-3.html 

     3-1. 핸드 쉐이크
    3-2. RTL 베릴로그 "탁구대"
    3-3. 그래픽 LCD 인터페이스 모델
    3-4. 실습 및 과제

4. 움직이는 탁구공
https://fun-teaching-goodkook.blogspot.com/2026/03/rtl-4.html
    4-1. 탁구공 이미지 비트-맵
    4-2. 임의 위치에 탁구공 그리기
    4-3. 움직이는 탁구공
    4-4. 실습 및 과제

5. GLCD의 버스 기능 모델
https://fun-teaching-goodkook.blogspot.com/2026/03/rtl-5-glcd.html
5-1. 버스 기능 모델
5-2. BFM 수준으로 작성된 GLCD 모델
5-3. 실습 및 과제

6. 탁구대, 움직이는 공 그리고 탁구채
https://fun-teaching-goodkook.blogspot.com/2026/03/rtl-6.html

    6-1. "탁구대"와 "움직이는 공" 시현
    6-2. "탁구채"
    6-3. 대화형 하드웨어 시뮬레이터
    6-4. 실습 및 과제

7. 코-에뮬레이션(Co-Emulation) 검증
 https://fun-teaching-goodkook.blogspot.com/2026/03/rtl-7.html

7-1. 테스트벤치 재사용 코-에뮬레이션
7-2. "내 칩" 에뮬레이션 검증 키트
7-3. 에뮬레이터 작동 모드
    a. 싸이클 상세(CA, Cycle Accurate) 모드
    b. 전송수준(TL, Transaction Level) 모드
    c. 시스템 응용(SA, System Application) 모드
7-4. 실습 및 과제
    a. 싸이클 상세(CA) 모드
    b. 전송수준(TL) 모드
    c. 시스템 응용(SA) 모드
    d. 과제
   

8. "내 칩"

https://fun-teaching-goodkook.blogspot.com/2026/03/rtl-8.html

    8-1. 반도체 제조도면
    8-2. 합성
    8-3. 합성 후 시뮬레이션
    8-4. 표준 셀 배치와 배선
    8-5. 사인-오프: '레이아웃' 도면 검사
        a. 적층 비아 검사(Stacked Via Check)
        b. 디자인 룰 검사(Design Rule Check)
        c. 레이아웃 대 회로도(Layout versus Schematic) 검사
    8-6. 칩-탑
    8-7. 실습 및 과제
  

예제 소스는 깃허브에 있습니다.
https://github.com/GoodKook/ETRI-0.5um-CMOS-MPW-Std-Cell-DK/tree/main/Projects/RTL/pong_SbS