Uvodno predavanje delavnice HDL in FPGA
Jure Cuhalev
delavnice HDL in
FPGA. Namenjeno je vsem, ki bi vas zanimala delavnica, ki se bo
odvijala
nadaljnih šest četrtkov ob 17h.
Predavanje se bo osredotočilo na programabilno logiko (FPGA)
programski jezik
zanjo (Verilog). Opisana bo zgradba in funcionalnost FPGA vezij ter
sodobni
primeri uporabe. Predstavljen bo tudi program tečaja, na katerem bodo
nekateri
od teh primerov uporabe podrobno razloženi.
Programabilna logika se razvija podobno kakor ostala tehnologija na
siliciju.
Na začetku je služila le kakor vezna logika med večjim fiksnim
čipovjem,
kasneje se je uporabljala za izvedbo srednje velikih perifernih
naprav, sedaj
lahko v FPGA spravimo celoten SoC (procesor z vso periferijo). Čeprav
je po
zmogljivosti (frekvenca ure, varčnost, število vrat, količina
pomnilnika)
nekaj let za namenskimi vezji (procesorji, dinamični RAM, ASIC) in je
cena na
izdelek višja, ima pred njimi nekaj pomembnih prednosti. Najprej nižja
ceno
razvoja. Razvoj se lahko začne z učnim izdelkom že za 100 EURO do 1000 EURO,
osnovna
programska oprema je zastonj (čeprav cena s potrebo po funkcionalnosti
hitro
naraste) in izdelek je možno popraviti (preprogramirati) tudi, ko je
že v
rokah kupca. Zaradi nižje cene razvoja se najde FPGA vezja v izdelkih
z
manjšimi serijami, naprimer video projektorji. Druga prednost je, da
FPGA
omogoča veliko večjo gostoto paralelizacije za specializirane potrebe
(DSP,
nevronske mreže), kakor to omogočajo klasični ali DSP procesorji.
Tečaj, ki bo sledil v mesecih po predavanju bo obsegal osnove jezika
Verilog
in simulacijo logičnih vezij. Za začetek nekaj utripanja indikacijskih
LED na
Altera razvojni plošči, sledi pisanje digitalne štoparice, UART
(RS232), SoC
zgrajen v grafičnem okolju iz obstoječih modulov (procesor, RAM,
Flash),
pisanje procesorske periferije, standardizacija in timsko delo, DSP
(FIR
filter, modulator).
Udeleženci delavnice potrebujejo svoj prenosni računalnik. Operacijski
sistem
ni pomemben.
Kotizacija za serijo delavnic je 20 evrov in jo udeleženci plačajo na
koncu
uvodnega predavanja, če se želijo udeležiti delavnic.
Vprašanja in prijave na delavnico zbiramo na in...@hekovnik.si
===============
O predavatelju:
Iztok Jeras je leta 2005 diplomiral na Fakulteti za elektrotehniko iz
smeri
telekomunikacije in ima 10 let delovnih izkušenj z embeded sistemi in
programabilno logiko. Za slovenski startup Digital Development, je
gradil
procesorske sisteme in programiral vezno logiko v CPLD vezja. Podobno
pri
Iskra Sistemi, le da je bil tokrat celoten procesorski sistem zgrajen
znotraj
FPGA. Sedaj za mednarodno podjetje inSilica piše Verilog kodo, ki
nazadnje
pristane v ASIC vezjih v mobilnih telefonih. Na njegovih osebnih
računalnikih
teče Ubuntu.
==========
*Hekovnik* je okolje, ki nudi podporo posameznikom na poti do
njihovega start-up podjetja ter tako omogoča skupno deljenje znanja in
medsebojno pomoč pri reševanju poslovnih ter tehnoloških problemov.
Web> http://www.hekovnik.si
Svet> Teslova ulica 30, Ljubljana