Buenas:
Aunque aún no está implementado en Icestudio, puedes probar a simular tu circuito utilizando apio. En el flujo de trabajo de diseño de hardware siempre es preferible simular y luego sintetizar.
Para simular tu circuito tienes que instalar apio:
http://apiodoc.readthedocs.io/en/latest/source/installation.html, así como los paquetes necesarios:
http://apiodoc.readthedocs.io/en/latest/source/quick_start.html.
Luego tienes que extraer con Icestudio los siguientes ficheros en File > Export... en un directorio nuevo:
- Verilog: este fichero contiene el código verilog generado de tu circuito. Siempre que hagas un cambio en el circuito debes exportar este fichero para que se actualize.
- PCF: contiene la lista de pines de la FPGA utilizados. Esto es sólo necesario para sintetizar el circuito, no para simular.
- Testbench: este es el banco de pruebas en verilog. Se genera una plantilla a partir de los puertos de entrada/salida (y parámetros) de tu circuito. A partir de esta plantilla puedes definir la simulación asignando valores a las entradas de tu circuito. También puedes modificar la escala y tiempo de la simulación.
- GTKWave: este fichero contiene la configuración para la previsualización de las señales con GTKWave. Se modificará cada vez que guardes desde GTKWave.
Con tu circuito he probado lo siguiente:
He eliminado el debouncer para la simulación puesto que el reloj de la FPGA es de 12MHz, pero en la simulación usaremos una frecuencia mucho más baja. He extraido todos los ficheros en un directorio (los adjunto en el correo).

Por defecto todos las entradas de la simulación se inicializan a cero. He añadido manualmente al Testbench el siguiente código en la sección del // TODO:
#1 PushBotton = 1;
#1 PushBotton = 0;
#1 PushBotton = 1;
#1 PushBotton = 0;
Esto crea dos pulsos (cada uno de duración #1). Finalmente lanzamos la simulación con "apio sim". Este comando utiliza Icarus Verilog para generar la simulación y GTKWave para visualizarla:

Según la simulación, cuando la entrada es 0 el display muestra un valor, y cuando es 1 muestra otro valor, pero no se acumula, por lo que habría que añadir un contador que cuente con cada flanco de subida del botón.
Cuando hagas modificaciones en el circuito, símplemente exporta el fichero Verilog y ejecuta "apio sim" de nuevo.
Un saludo!