[Xilinx][Basys3][Apio] Nueva release de apio: 1.5.0

[Obijuan]

Ya está liberada la versión 1.5.0 de apio[1][2] que incluye soporte para la placa Basys3 que lleva una FPGA Artix7 de Xilinx/amd

En esta release de momento sólo está soportada la basys3 para plataformas Linux

Sería genial si lo pudiéseis probar. Si no tenéis placa bastaría con que probáseis que se genera el bitstream correctamente

Estos son los pasos para instalar las herramientas y hacer las pruebas:

1. Crear un entorno virtual de python para instalar apio

python -m venv venv

2. Activar el entorno virtual

. venv/bin/activate

3. Instalar apio

pip install apio

4. Comprobar la version de apio

apio --version

Debe aparecer un mensaje como este:
Apio CLI version 1.5.0 (generic-pypi-v1.5.0)

5. Obtener el ejemplo hola mundo 'ledon':

apio examples fetch basys3/ledon -d ledon

6. Entrar en el directorio del ejemplo

cd ledon

7. Generar el bitstream

apio build

Si todo ha ido bien, en el directorio _build/default estará el fichero hardware.bit, con el bitstream

Si tienes una placa basys3 la puedes probar con estos pasos:

8. Conectar la placa al USB

9. Carga el bitstream en la FPGA:

apio upload

El LED 15 de la placa Basys3 permanecerá encendido:

Cualquier feedback o pruebas será muy bienvenido

Saludos, Juan

[1]https://github.com/FPGAwars/apio/releases/tag/v1.5.0

[2]https://pypi.org/project/apio/

[beni...@gmail.com]

Hola Obijuan,

Probado a sintetizar en el WSL de mi Windows 11 y todo funcionó bien , lo único que el comando Python has sido eliminado y hay que instalar el Python3 si antes no lo tenemos

Chequeamos si tenemos instalado Python en WSL.

    Ejecutamos este comando en el terminal:
    python --version

   Si nos devuelve un número de versión es que está instalado, si no, se necesita instalar Python 3 en lugar de Python

    Ejecutamos estos comandos en el terminal

   sudo apt update

   sudo apt install python3 python3-pip python3-venv

 Una vez nos aseguremos de que tenemos python3 instalado en el sistema, vamos a permitir que funcione el comando python como python3

 

   Ejecutamos estos comandos en el terminal:
   sudo apt update
   sudo apt install python-is-python3
  
   Con esto ya podemos seguir tu tutorial y funciona y genera el bit file perfectamente.

   Enhorabuena, ahora solo queda implementarlo en el IseStudio, cosa que me parece mas complicada por el tema de la gestión de la creación del archivo  xdc.

  Gracias por esta nueva implementación, Obijuan. Estoy deseando que esté ya totalmente implementada para incluir la placa Nexys 4 de Digilent que usamos en el LAB

  Saludos

  Fernando Mosquera

[Democrito]

Parece que ha funcionado. He seguido los pasos de Fernando y luego he continuado con Juan. Lo he hecho desde un Linux Mint. Como no tengo la placa os adjunto un ZIP del contenido de la carpeta "Default" con el bitstream. Se puede hacer un "cmp" (comparar byte a byte si son exactos) para comprobar si el vuestro y el mío son idénticos..

Gracias Juan & Fernando.

[Fernando Mosquera]

Ojo Democrito, los archivos bit files mo tienen por qué ser idénticos aunque partan del mismo código verilog y mismo fichero XDC con asignación de pines.

Al menos en Vivado ocurre que en la generación del bit file automáticamente ( a no ser aue se especifique), se selecciona de manera aleatoria las celdas donde inicialmente se  realiza la implementación del hardware definido en los archivos verilog.

Desconozco si el toolchain open source hace lo mismo, aunque supongo que si.

Es muy diferente a la compilación en un lenguaje de programacion, por ejemplo en C o C++, en estos casos el archivo ejecutable combinado es identico para el mismo codigo fuente.

Saludos

Fernando Mosquera

Get Outlook for Android

---

From: fpga-wars-explora...@googlegroups.com <fpga-wars-explora...@googlegroups.com> on behalf of Democrito <spo...@gmail.com>
Sent: Friday, 19 June 2026 15:15:00
To: FPGAwars: explorando el lado libre <fpga-wars-explora...@googlegroups.com>
Subject: Re: [Xilinx][Basys3][Apio] Nueva release de apio: 1.5.0

 

--
Has recibido este mensaje porque estás suscrito al grupo "FPGAwars: explorando el lado libre" de Grupos de Google.
Para cancelar la suscripción a este grupo y dejar de recibir sus mensajes, envía un correo electrónico a fpga-wars-explorando-el...@googlegroups.com.
Para ver este debate, visita https://groups.google.com/d/msgid/fpga-wars-explorando-el-lado-libre/8c844ee9-df18-4cb1-b371-2e0b2101359dn%40googlegroups.com.

[Democrito]

Tomo nota Fernando, desconocía ese detalle. Gracias!

[beni...@gmail.com]

Hola Democrito,

Eso al menos ocurre en los bit files de Altera y Xilinx de varios modelos de FPGAs que he programado.
No existen 2 bit files iguales aunque partas del mismo código fuente en HDL y de los mismos pines de asignación. Tú regeneras el bit file sin modificar nada y te das cuenta de que es distinto. De ahí la aleatoriedad en la implementación de las celdas en cada sintetizado de la FPGA.
Solo he visto casos en Xilinx, en concreto en Vivado, en donde puedes forzar a generar celdas cerca de los pines de salida para mejorar los tiempos de acceso a la celda, es algo muy avanzado y requiere de mucho trabajo. En concreto en la implementación del core del Mega65  que se realiza de esa manera en una Artix7 200. Puede que otros IDEs de otros fabricantes tengan esa opción , pero yo no la conozco ni la he visto.

Saludos

Fernando Mosquera

[Democrito]

Gracias por estos detalles informativos, que además, al menos en mi caso, me parecen interesantes.

[Carlos Venegas]

Hola Benito ! esto efectivamente es así ya que el place and route sigue algoritmos aleatorios, en cada ejecución es distinto.

Lo que sí existen parámetros muy útiles (en vivado no lo conozco a fondo pero en yosys sí) que es el parámetro para fijar el seed (la semilla aleatoria).

Si tienes un diseño por ejemplo que va justo  para cumplir por ejemplo un fmax y a veces lo consigue y otras no, yo lo que hago es un script que evalúa una síntesis tras otra, incrementando el seed de 1 a n  en cuanto uno ya cumple el fmax, lo fijo en el makefile. Si no tocas rtl, cualquier persona que sintetice con ese seed siempre obtendrá exactamente el mismo bitstream.

Esto es muy útil yo no lo conocía hasta hace no mucho tiempo y me ha supuesto una herramienta utilísima para reproducir síntesis , errores , encontrar bugs que aveces ocurrían y oras no... etc.

Saludos!

Para ver este debate, visita https://groups.google.com/d/msgid/fpga-wars-explorando-el-lado-libre/46390db0-a041-42cc-b0c4-cf166b6bb68fn%40googlegroups.com.

[Carlos Venegas]

Os cuento, llevo mucho tiempo trabajando "en la cueva" básicamente porque he reescrito Icestudio y se está convirtiendo en otra cosa, no sé si mejor o peor, simplemente otra cosa, no me queda mucho para tener esta nueva versión pero aun le queda rodaje.

Esto se ha alineado muy bien porque justamente hablé con Demócrito hace unas semanas sobre esto  y hablamos de que podría estar bien , sacar una versión que no fuera demasiado diferente a lo actual para no romper tutoriales, etc pero sí que mejorara lo presente y que llevara algunas de las nuevas funcionalidades de la nueva versión con la idea de sustituir la actual estable que está obsoleta, por una versión que sesa bastante sólida, con bastante menos fallos de la actual , actulizada a Apio y que nos de la solidez y tranquilidad de tener una buena estable mientras en paralelo abro la realmente nueva y la vamos depurando entre todos (porque esta si que tendrá fallos).

Así que parece que los astros se han alineado y nos hemos solapado en buen momento. Desde que empezasteis con la Basys, mi idea era esta, y este finde (como tarde domingo por la tarde o lunes a primera hora) os dejaré los nuevos binarios y código actualizado, ahora mismo estoy preparando los paquetes porque aunque es una actualización "menor" hay que renovar sistema de build, he actualizado el motor nwjs que ya tenemos motor nativo actualizado para arm.... en fin que parece poca cosa pero siguen siendo muchos cambios.

Voy al grano, os paso unos vídeos para que veáis lo que os voy a dejar arriba este finde:

Nuevo apio integrado y nuevo sistema de gestión, ya no hace falta git instalado ni siquiera tener python y la gestión del update es mucho más sencilla. Además el nuevo sistema muestra si el usuario quiere el flujo de la instalación (inspirado en el gestor snap/apt de Ubuntu) , ya no habrá mensajes vacíos o situaciones de bloqueo:

https://youtu.be/6JLC9cXOd44

El funcionamiento de build/verify/upload es el de siempre pero os voy a dejar una nueva utilidad que es el "apio shell", es una shell multiplataforma (funciona igual en cualquier sistema operativo) desde la que se trabaja en el directorio del proyecto, se puede llamar a cualquier comando apio sin poner "apio" y se pueden invocar acciones de icestudio, por ejemplo @build. hace lo mismo que el click en el botón de build de la interfaz.

Esto está pensado para poder utilizar comandos de apio, y de yosys directamente (iceprog, etc) sin necesidad de pegarse con instalaciones en shell ni nada, no hay que hacer nada solo abrir la consola y usarlo.

En el ejemplo como veis instala perfectamente el ejemplo de la basys y lo sintetiza pero falla porque en OSX no tiene la toolchain (no tengo linux hoy para enviaros el vídeo), pero la idea es que veais la herramienta:

https://youtu.be/wMtpHkBo_BI

Y la otra perla que os dejo hoy es el editor de tarjetas, ya se acabó editar a mano ficheros, ejecutar scripts de python, dificultad par amantener ...... editor embebido en icestudio, se pueden editar las tarjetas de icestudio oficiales (si se activa el check de desarrollo) o se pueden clonar para el proyecto local o crear tarjetas locales (por ejemplo para una persona que esté desarrollando una tarjeta y quiera usarla en icesutdio). 

Se pueden definir los comandos y herramientas para el build/verify/upload esto permite por ejemplo usar tarjetas que no estén integradas en apio directamente en icestudio, o por ejemplo podríais meter los comandos de vivado y que icestudio sintetizara con vivado... posibilidades infinitas.

Y de premio, importa las tarjetas automáticamente desde apio, si se añade una tarjeta a apio se puede importar a icestudio, en el vídeo veréis como importo la basys. De cara a Icestudio solo faltaría definir el pcf ya que no hay uno genérico en apio, pero se hace a golpe de click o importando un pcf en texto.

https://youtu.be/iXD3AwoE5Is

Otra cosa que os voy a dejar pero ahora mismo aún n lo he trasladado opertivamente es "el hub" donde podremos compartir diseños, ejemplos, "tarjetas" etc dentro del propio icestudio y entre la comunidad esto ya os contaré hemontado un sistema bastante autónomo basado en redes p2p aunque inicialmente habrá un servidor que hará de nodo central y al que se podrían federar universidades o cualquiera que quisiera unirse al pool de réplicas, el sistema está planteando como una red descentralizada p2p, aunque cayeran los servidores o desaparecieran mientras hubiera 1 usuario de icestudio activo con el repositorio descargado cualquier otro usuario podría alimentarse de ahí.

Estas cuatro cosas os las dejaré liberadas el fin de semana, junto con bastantes correcciones de estabilidad.

Como diría William Wallace "Aguantad"!!!

Para ver este debate, visita https://groups.google.com/d/msgid/fpga-wars-explorando-el-lado-libre/e67351f6-6e16-441f-8056-920d34b4859cn%40googlegroups.com.

[beni...@gmail.com]

Charliva ,

Solo puedo decir 2 palabras.   IM- PRESIONANTE !!!!

Muchísimas gracias por el avance y ansiosos estamos de ver esas novedades

Saludos y un abrazo
Fernando Mosquera

[Carlos Venegas]

Gracias a vosotros! y sobre todo por la paciencia

Para ver este debate, visita https://groups.google.com/d/msgid/fpga-wars-explorando-el-lado-libre/ebffe44b-d8ad-4989-9405-c6525dac6350n%40googlegroups.com.

[Obijuan]

Vaaaaaaamos!!! Muchísimas gracias por las pruebas Fernando 😃

Que funcione en windows a través del WSL es especialmente interesante. Los usuarios de windows tienen la posiblidad de usar las herramientas libres de esta forma. La prioridad será entonces migrar primero las herramientas para la Mac, y luego las nativas para windows

Saludos, Obijuan

El viernes, 19 de junio de 2026 a las 18:32:17 UTC+2, beni...@gmail.com escribió:

[Obijuan]

Genial!!! Gracias por las pruebas demócrito! Lo que has generado es perfecto! Funciona! 😃

Saludos, Obijuan

[Obijuan]

Vaaaamos! Qué buenas noticias!

Haré un William wallas este finde y avanzaré en otros frentes, a la espera de ese Icestudio-mi-tesoro, que va a liberar a los estudiantes, por fin,  de las garras del software de Mordor... muajajajajaja

Saludos, Obijuan

[beni...@gmail.com]

Hola Obijuan y Charliva,

Desde el WSL se puede instalar el IceStudio y funciona perfecto operando de manera gráfica desde una ventana, lo único que para poder utilizar el programador USB-JTAG hay que usar el USBIPD-WIN.
Desde esta página se explica todo y es bastante sencillo -->  https://learn.microsoft.com/en-us/windows/wsl/connect-usb

He conseguido también usar el OpenFPGALoader desde el WSL con mis placas programadoras USB-JTAG conectadas al PC sin ningún problema. Al final aparecen cuando ejecutas desde el WSL el comando lsusb

También tengo la última versión de OpenFPGALoader v1.1.1 compilada desde las fuentes de hoy mismo para Windows y con librerías estáticas, y funciona igual de bien que en WSL.

Por tanto, las versiones de Windows del IceStudio y del Apio no urgen siempre que funcionen en WSL, lo cual parece fácil que así sea.

Estoy mordiéndome las uñas para instalar la nueva versión de IceStudio y ver su integración con apio para probarlo inmediatamente

Gracias y un saludo

Fernando Mosquera

[Carlos Venegas]

Equipazo!, el WSL es una pasada en general , realmente es linux dentro de windows, mil memes sobre ello XD al final Microsoft es ahora mismo uno de los máximos donantes de dinero y recursos a Linux aunque. mucha gente no lo sepa.

Habrá que explorar un tutorial en esa línea, mil gracias Fernando !

Para ver este debate, visita https://groups.google.com/d/msgid/fpga-wars-explorando-el-lado-libre/87c04fa0-64c5-48e5-9c22-4393555aa27dn%40googlegroups.com.

[Carlos Venegas]

Ando haciendo pruebas icestudio->apio ->openxc7 y me ando empapando del paquete de build, creo que puedo tener un port para osx en paralelo (este fin de semana solo tengo osx para trabajar con esto y me está dando un poco por saco no poder hacer pruebas completas).

Obijuan, si consigo el port te hago PR o de momento prefieres tener aislado solo  linux? creo que sería un puntazo, hay muchos estudiantes con portátiles Apple y romperíamos una barrera brutal en este sentido.

Ya me decís, me voy a tener que comprar una placa de estas... XD

[Obijuan]

Obijuan, si consigo el port te hago PR o de momento prefieres tener aislado solo  linux? creo que sería un puntazo, hay muchos estudiantes con portátiles Apple y romperíamos una barrera brutal en este sentido.

Claro. El desarrollo de apio es en abierto, en la rama main.  Sube lo que quieras cuando quieras a ese repo. Da igual si se rompe algo, porque para eso he sacado la release 1.5.0

Esta es la issue que he creado relacionado con la compilación en mac:

https://github.com/FPGAwars/apio/issues/891

Para mí ahora la prioridad es que las modificaciones al código de icestudio estén disponible en el repo develop, para poder hacer pruebas, reportar bugs, arreglar cosas, etc... sin código no hay nada que hacer, y el sav aumenta y aumenta... La única feature indispensable que necesito es el acceso a apio 1.x.x. Lo demás para mí no es prioritario

Saludos, Juan

[Carlos Venegas]

Pues ya lo tengo funcionando :) aunque no ha sido tarea fácil la verdad, como no tengo placa no sé si funciona pero entiendo que si la cadena yosys->nexpnr-xilinx genera un bitstream casi seguro que será correcto.

Os adjunto el bitstream del ejemplo "led on" generado íntegramente en osx, si me confirmáis que funciona mañana ya preparo el paquete, y prs a la toolchain y a apio.

Con esto puedo cerrar las pruebas que me faltan para cerraros icestudio y en cuanto haga esto  mientras lo probáis (la integración realmente ya está hecha solo tendréis que asignar los nombre de los pines que queráis que salgan en los input/output  a golpe de ratón, nada más), miraré a ver para compilarlo de forma nativa en windows.

Así rescatamos unos cuantos usuarios del mundo osx de vivado XD o mejor dicho les abrimos las puertas porque no sé si hay vivado para osx, lel otro día leí que había retirado las licencias para linux y solo se podía usar en windows pero es un mundo del que ando bastante desconectado por lo que no me hagáis mucho caso.

Saludos!

--
Has recibido este mensaje porque estás suscrito al grupo "FPGAwars: explorando el lado libre" de Grupos de Google.
Para cancelar la suscripción a este grupo y dejar de recibir sus mensajes, envía un correo electrónico a fpga-wars-explorando-el...@googlegroups.com.

Para ver este debate, visita https://groups.google.com/d/msgid/fpga-wars-explorando-el-lado-libre/5d3323f2-27e2-49f2-b1b2-0c5f233dc844n%40googlegroups.com.

[Carlos Venegas]

Con lo que he hecho para osx creo que he visto la manera de tener la toolchain para windows, no sé si funcionará pero voy a intentarlo, el tema es interesante la verdad, he hecho algo de ingeniería inversa y uso unos objetos intermedios generados en el build de linux para luego empaquetarlos con los runners nativos de osx de python, es un poco "hack" pero ha funcionado , parezco un malware XD

Pues estoy dándole vueltas y creo que puedo hacer lo mismo para windows, o similar.

Si alguien me puede confirmar que funciona el bitstream entonces ya con seguridad de que funciona me pego con lo de windows pero yo creo que si que puede funcionar.

[Obijuan]

FUNCIONA!!!!! Vaaaaamos!!!!!!

Se prueba desde apio con este comando:

apio raw -- openFPGALoader  --board basys3 ledon.bit

El LED 15 se enciende, como debe ser

Saludos, Obijuan

[Obijuan]

Hacer hacks para que funcione esta primera versión es lo normal. Lo de Linux es también un super-hack, hecho a partir de Nix. Una vez que lo tengamos todo hablaré con la gente de oss-cad-suite para ver si lo integran en el upstream, que inicialmente eran reticentes. Pero lo importante es tener ahora algo que funcione para que la gente lo pueda probar

Si se logra tener un hack para windows, sería la leche!!!

Yo sigo con mucho sav por Icestudio. Por favor, sube lo que tengas al repo para poder avanzar en la inclusión de la basys3, e ir probando y reportando bugs entre todos. Da igual si no está al 100%. Esto es un tema prioritario y que nos tiene bloqueados

Saludos, Obijuan

[Carlos Venegas]

Genial! 

A ver hack hack no es. Me refería que tiene su gracia y hay que echarle imaginación porque para variar vamos siempre en el alambre de lo no estándar 😅

Pero la metodología es totalmente ingenieril es mas el tema de que originalmente no lo han pensado para ser portable y me quedo patidifuso con la sobreingenieria de muchos de los proyectos que usamos, pero el entorno Nix es el futuro del empaquetado de software libre  linux/osx 

aunque pueda ser engorroso inicialmente está muy bien, yo el verano pasado me pegue con elo mucho echando una mano a unos chicos para añadir icestudio como paquete, igual lo retomo porque nos quedamos atascados en el pr porque son súper estrictos con las aceptaciones y el paquete no pasaba unos tests y no tuve tiempo de solucionarlos.

El de Windows lo dejé anoche casi funcionando hoy sigo con ello pero casi seguro que lo tengo hoy, aquí lo único que necesitará tener instalado Python en el sistema operativo ya que como estoy compilando nativamente con mingw no veo forma de encapsularlo en el bundle, pero bueno es un mal menor.

Si lo consigo lo dejo metido en apio y los paquetes en la toolchain

Si desde Windows Fernando o quien pueda nos confirma, ya lo dejo documentado y puedo dejar montado los scripts para el ci en github para que podamos crear los paquetes de forma automática yo lo he ido ya construyendo para ir haciéndolo y pasar de scripts a github actions es casi un paso natural no me costaría que lo dejáramos ya listo para los tres sistemas.

Os aviso luego en cuanto lo tenga en marcha y si me encuentro con algún muro os lo digo y damos la vía por muerta por el momento.

Y icestudio me queda poco  va a ser una semana titánica 😅

Para ver este debate, visita https://groups.google.com/d/msgid/fpga-wars-explorando-el-lado-libre/65d48708-fd23-4213-8cee-515aa9b6eee9n%40googlegroups.com.

[Juan Gonzalez Gomez]

El dom, 21 jun 2026 a las 8:46, Carlos Venegas (<char...@gmail.com>) escribió:

Y icestudio me queda poco  va a ser una semana titánica 😅

No te pido un esfuerzo titánico, ni que lo termines, sólo que subas las fuentes a develop para poder hacer pruebas con la parte de apio. El resto de las features dan igual ahora mismo (aunque sean muy buenas). Estoy parado con esto y no puedo avanzar. No voy a poder contenerme mucho más a meter yo un hack para acceder a apio. Preferiría trabajar con lo que ya tienes

 

--
Has recibido este mensaje porque estás suscrito al grupo "FPGAwars: explorando el lado libre" de Grupos de Google.
Para cancelar la suscripción a este grupo y dejar de recibir sus mensajes, envía un correo electrónico a fpga-wars-explorando-el...@googlegroups.com.

Para ver este debate, visita https://groups.google.com/d/msgid/fpga-wars-explorando-el-lado-libre/CAEQ-VCZH26ZFV%3D5R08yATXKxUnEFOtUhrH2wQD%3Dw5m%3DJu9cLsQ%40mail.gmail.com.

[Carlos Venegas]

No me refería a lo de titánico con que sea un mega esfuerzo me refería más a que va a ser un hito épico/disfrute/semana divertida.

No me voy a retrasar de la temporaización que os di, o en la tarde o mañana a primera hora lo tendréis. Para mi no es un esfuerzo, de echo es todo un placer poder ayudar en esto, he parado otras cosas con las que andaba para dar prioridad a estas funcionalidades ya que te urgía por el tema de la universidad y es una ventana que creo importante no perder y por eso ha movido fichas. 

 

Creo que lo que hay hecho ya no es que pueda ser ni mejor ni peor sino que creo que va en dirección de ser algo sólido y fácilmente evolucionable.

Pero no soy quien para decirte que hagas o no hagas algo, sé libre de hacer lo que sientas que es mejor, y te lo digo con total sinceridad y buena onda, yo por mi lado os dejaré arriba esto lo antes posible (que será en la tarde o primera hora de la mañana).

¡buenas tarde!

Para ver este debate, visita https://groups.google.com/d/msgid/fpga-wars-explorando-el-lado-libre/CABqu7xqMXb41UZLPQ-ybXrtcbMiC%2Bz%3D7g2-0ay6a32xfY2-5_g%40mail.gmail.com.

[Carlos Venegas]

Buenas amigos! creo que tengo el bundle de windows funcionando, para no marearos os adjunto el bitstream generado íntegramente desde la toolchain de windows nativa, si lo podéis flashear y decirme si hace el ledon podríamos dar por válida la toolchain y si es así lo subo ya esta tarde a apio y demás.

Aunque suba los paquetes con los binarios a la toolchain para que apio tenga ya el soporte a los tres sistemas operativos tardaré unos días en actualizar los tutoriales y scripts en la toolchain, OSX ha sido relativamente fácil con el gran trabajo de Juan en linux, más del 80% del trabajo ya estaba hecho y solo faltaba como quien dice ponerle la guinda de OSX.

Pero en cambio el de windows ha sido una odisea y ha habido pasos que me han obligado incluso a depurar el código con gdb y he ido probando varias cosas, así que tengo que organizar y filtrar "el ruido" del proceso, pero vamos que esto lo organizo y en unos días a ratos os lo dejo todo documentado y replicable.

Además de esto he encontrado dos bugs en  f4pga/prjxray que posiblemente es lo que les tenía atascado el build de windows, se lo comitearé estos días en cuanto lo organice, el software libre siempre suma!

Así que si por favor alguien puede flashear este bitstream a la placa y confirmar que el led se se enciende, podemos dar por válida la suite para windows nativa y ya dejo en la release de la toolchain los dos paquetes nuevos.

Icestudio estoy cerrando ya el paquete en unas horas lo tendréis arriba!

[Carlos Venegas]

He subido los bundles de OSX y windows a la toolchain y los cambios a APIO, si lo quieres chequear o hacer una nueva release icestudio y lo pillará directamente (ahora icestudio pilla siempre la última releae de apio haya la que haya.

Icestudio estará arriba en un rato si me da tiempo a cerrar los bundles o mañana a primera hora.

[Carlos Venegas]

perdón que ya voy hoy mareado, me refería que puedes lanzar una nueva release de Apio 

[Obijuan]

El bitstream funciona

[Carlos Venegas]

genial! ya están subidas la toolchain de windows y mac en el repositorio de la toolchain de opencx7 de fpgawars, en icestudio se puede instalar tanto la última release stable como la automática diaria, ya no tira de pypi por lo que para que icestudio utilice el último apio no se necesita publicar nada an pypi, pypi pasa ya solo a quien lo quiera instalar como apio stand alone en su consola.

Ando cerrando el empaquetado de icestudio para esta prerelase en la mañana confío en dejarlo y cerrado,en cuanto lo suba os paso un mail con como se da de alta la basys3 (basicamente solo tendréis que darle al botón importar de apio, rellenar el pinout para icestudio, guardar y luego ya hacer el pr con los ficheros que haya añadido Icestudio, ya no hay que gestionar scripts de python ni nada similar. Luego en el día os subiré unos vídeos de como funciona el iceHub y las diferentes mejoras.

Saludos!

R

--
Has recibido este mensaje porque estás suscrito al grupo "FPGAwars: explorando el lado libre" de Grupos de Google.
Para cancelar la suscripción a este grupo y dejar de recibir sus mensajes, envía un correo electrónico a fpga-wars-explorando-el...@googlegroups.com.

Para ver este debate, visita https://groups.google.com/d/msgid/fpga-wars-explorando-el-lado-libre/b3dd3851-0f4e-4757-9890-5c030fcb2289n%40googlegroups.com.

[Fernando Mosquera]

Genial Carlos

Yo puedo probar las versiones de Windos y la de Linux (desde WSL).

Como no tengo la Basys3 aprovecharé e evintentaré añadir un par de placas Artix7 que tengo.

Creo que el toolchain opencx7  tambien acepta placas Kintex y como tengo una, intentare introducirla en Apio también.

La Semana promete.

Gracias por todo el curro que te estas pegando.

Un Saludo

Fernando Mosquera

Get Outlook for Android

---

From: fpga-wars-explora...@googlegroups.com <fpga-wars-explora...@googlegroups.com> on behalf of Carlos Venegas <char...@gmail.com>
Sent: Monday, 22 June 2026 02:49:29
To: fpga-wars-explora...@googlegroups.com <fpga-wars-explora...@googlegroups.com>

Subject: Re: [Xilinx][Basys3][Apio] Nueva release de apio: 1.5.0

Para ver este debate, visita https://groups.google.com/d/msgid/fpga-wars-explorando-el-lado-libre/CAEQ-VCbz1Q5%3DccySbaaaeJ1SrLHPERekWcEoSnDrS%3DjYLOitzw%40mail.gmail.com.

[Carlos Venegas]

No hubiera sido posible sin la currada de Juan, tanto la iniciativa como todo el currazo de investigación y purebas  que ha hecho

Para ver este debate, visita https://groups.google.com/d/msgid/fpga-wars-explorando-el-lado-libre/PH7PR12MB7939E9B8B5A693DB194169A8FFEF2%40PH7PR12MB7939.namprd12.prod.outlook.com.

[Carlos Venegas]

Buenas Amigos! no queda ya mucho, estoy puliendo empaquetados y corrigiendo algunas cosas que estaban pendientes por las nuevas versiones de los sistemas de seguridad de osx y windows que bloquean los instaladores, en un rato que termine las pruebas ya os dejo subido icestudio a develop con la versión que deberíamos rodar unas semanas y convertirla en la estable que llevamos tiempo necesitando.

Sobre las placas Artix Fernando, mientras las soporte la toolchain openCX7 podremos usarlas tanto bajo apio (como siempre subiendo a apio y luego icestuido) como directamete en icestudio si colocas los comandos adecuados , esto está por probar en serio, yo he hecho mínimas pruebas y es una feature para mi punto de vista muy potente, si et lías con eso me echarás una gran mano en depurar el flujo del editor de placas que seguro que tendrá errores.

Os subiré unos vídeos así rápidos tipo los del otro día para presentaros los cambios.

Un abrazo!

[Carlos Venegas]

Buenas ! ando con retraso porque la parte de drivers del nuevo apio me está dando bastantes problemas, ya está casi todo resuelto pero incluso en linux he tenido que reorganizar bastantes cosas.

Hoy os queda subido y bundles listos para descargar pero aun me queda un ratico.

Saludos!

[Carlos Venegas]

Buenos días! disculpad el retraso pero la integración del nuevo Apio está dando más problemas de los esperados, ya está todo funcionando prácticamente, pero ha habido bastantes cosas rotas, cambios en la gestión de los drivers, cambios en la gestión de permisos del usb en todos los sistemas operativos, cambio en el formato y algunos comandos que no había probado de apio...

Como he pasado solo algunas nuevas features que son compatibles con el antiguo motor, hay algunos bugs menores que también se están localizando y arreglando, necesito pasaros todo consolidado porque sino será un caos absoluto.

Ayer lo dejé ya en recta final de pruebas, hoy en el día iré cerrando y hoy garantizado tenéis todo arriba  lo antes posible.

Saludos!

[luis luis luis]

Como veo estais estudiando añadir la xc7a35tcpg236 de xilinx a apio ¿es posible añadir tambien la xc7a200tfbg484-3 ahora o en un futuro? Un saludo.

[beni...@gmail.com]

Claro, se podrán añadir cualquier FPGAs soportadas por el openxc7

Aquí tienes la información que da la IA sobre las placas soportadas por el opencx7:

---------------------------------------------------------------------

The openXC7 toolchain generates bitstreams based on the reverse-engineered Project X-Ray (prjxray-db) and nextpnr-xilinx databases. The exact list of supported FPGAs is categorized by family below.

For each base chip model listed, openXC7 supports numerous specific package and speed-grade variants (e.g., xc7a35tcsg324-1, xc7k325tffg676-2) provided a database entry exists for that specific configuration.

1. Artix-7 Family

• XC7A35T (e.g., xc7a35tcpg236-1, xc7a35tcsg324-1)
• XC7A50T (e.g., xc7a50tcsg324-1, xc7a50tfgg484-1)
• XC7A100T (e.g., xc7a100tcsg324-1, xc7a100tfgg484-1)
• XC7A200T (e.g., xc7a200tfbg484-1, xc7a200tffg1156-1)

2. Kintex-7 Family

• XC7K70T (e.g., xc7k70tfbg484-1, xc7k70tfbg676-1)
• XC7K160T (e.g., xc7k160tfbg484-1, xc7k160tfbg676-1)
• XC7K325T (e.g., xc7k325tffg676-1, xc7k325tffg900-2)
• XC7K420T (e.g., xc7k420tffg1156-1, xc7k420tffg901-1)
• XC7K480T (e.g., xc7k480tffg1156-1, xc7k480tffg901-1)

3. Spartan-7 Family

• XC7S50 (e.g., xc7s50csga324-1, xc7s50fgga484-1, xc7s50ftgb196-1)

4. Zynq-7000 All-Programmable SoC Family

• XC7Z010 (e.g., xc7z010clg225-1, xc7z010clg400-1)
• XC7Z020 (e.g., xc7z020clg400-1, xc7z020clg484-1)
• XC7Z030 (e.g., xc7z030fbg676-1)
• XC7Z035 (e.g., xc7z035fbg676-1, xc7z035ffg676-1)
• XC7Z045 (e.g., xc7z045fbg676-1, xc7z045ffg676-1)
• XC7Z100 (e.g., xc7z100ffg1156-1, xc7z100ffg900-1)

5. Virtex-7 Family

• XC7VX485T (Specifically supported via the database-virtex7 repository; e.g., xc7vx485tffg1761-2)

6. Experimental UltraScale+ Support

While openXC7 is primarily designed for the 7-series architecture, its underlying routing engine (nextpnr-xilinx) includes experimental support for Zynq UltraScale+ (xcup) devices using the RapidWright flow. This currently includes parts like:

• XCZU2CG (e.g., xczu2cg-sbva484-1-e)
• XCZU7EV (e.g., xczu7ev-ffvc1156-2-e) (Note: This flow typically requires RapidWright to generate the database, whereas the 7-series flow uses the fully open-source Project X-Ray databases).

-------------------
Saludos
Fernando Mosquera

[luis luis luis]

perfecto, yo tengo la xc7a200tfbg484-3 , supongo que ese número 3 no ofectará  Saludos

Para ver este debate, visita https://groups.google.com/d/msgid/fpga-wars-explorando-el-lado-libre/32316563-7753-4023-b42d-dfbf36111a68n%40googlegroups.com.

[beni...@gmail.com]

Exacto, el número final no afecta.

El último número 3 representa el Speed Grade (grado de velocidad)
El Speed Grade indica la velocidad máxima de operación del dispositivo.
-3 es el grado de velocidad más alto disponible comercialmente para la Artix-7.

Esto significa que tu FPGA puede operar a las frecuencias más altas que Xilinx garantiza para este dispositivo.

Como contrapartida, consume más energía que las versiones -1 o -2

xc 7a 200t fbg484 -3
│  │   │       │             │
│  │   │       │             └─ Speed Grade (-3 = más rápido)
│  │   │       └──────── Paquete FBG de 484 pines
│  │   └───────────── Tamaño del dispositivo (200T = ~200K celdas lógicas)
│  └──────────────── Familia Artix-7
└─────────────────── Xilinx Comercial

Saludos

Fernando Mosquera

[luis luis luis]

ok...gracias

Para ver este debate, visita https://groups.google.com/d/msgid/fpga-wars-explorando-el-lado-libre/1f48a617-375b-4e5c-a889-8020fd4425a1n%40googlegroups.com.