Idea/propuesta EDU-CIAA-FPGA y h7dragonman y futuras placas

[Carlos Pantelides]

Hola,

para los que usamos las placas no sólo para estudiar e investigar su uso sino además su interior ya sea para diagnosticar o comprender, propongo la posibilidad de que se agreguen algunas vías para poder acceder a puntos normalmente no expuestos. Digo vías y no pines para que sea sólo un trabajo de diseño y quede a cargo de la persona el soldar los pines, sin incrementar significativamente el tiempo de armado de la placa.

Unos ejemplos ya conocidos:

*) El reset de la edu-ciaa-nxp para des bricker es extremadamente incómodo para los que no somos hábiles.

*) El diagnóstico del cristal defectuoso de la edu-ciaa-nxp, no pude encontrar la conversación, se solucionaba esperando a que se estabilice o reemplazando el cristal, creo.



Algunos puntos que se me ocurren interesantes, sin olvidar que soy bastante ignorante:

*) distintos voltajes (veo en la fpga un 1.2v).

*) los cristales si el agregar esto no los afecta, me imagino que si.

*) la linea por la cual llega el bitstream, si es que no es lo mismo que se le transmite.


Entiendo que son placas bastante apretadas, pero bueno, tiro la idea.

Entiendo tambien que estos serían puntos de diagnóstico a información/señales que no serían accesibles por jtag (del cuál sé casi nada), o sea, si el 1.2v no está ok o la oscilación del cristal tampoco, eso no se vería por ahí de modo directo al menos.

Esto es en el espíritu de alejar la caja negra. Para todos un chip probablemente sea una caja negra, sólo puedo interactuar por sus interfaces. Una placa ya armada de algún modo se convierte en una nueva caja negra, voy a interactuar por los pines expuestos a menos que esté dispuesto a soldarle algo o logre apretarle una punta en una pista rezando por que no se me mueva mientras mido.

Es verdad que enfrentados a una situación real, no van a haber estas facilidades, pero la idea es apuntar al aspecto educativo de las placas, vendría a ser algo así como "hardware hacking friendly"

Hace un tiempo estudié un libro de seguridad de hardware que como ejercicio propone interactuar con una placa diseñada por ellos que parece estar un poco pensada en estos términos, pero no he logrado acceder por no ser docente o por falta de insistencia.

Saludos

[Martin Heredia]

Buenas día Carlos,

Desde ya, la disponibilidad de testpoints en el PCB es un agregado importante, ya que esto termina siendo de utilidad por ejemplo para:

• Medir niveles de tensión y ripple en las líneas de alimentación.

• Hacer testeos rápidos post-producción.

• En caso de fallas, poder diagnosticar.

• Tener a disposición señales de interés, como bien mencionás las de programación, entre otras.

Estas son solo algunas de las que me vienen a la cabeza en este momento.

Respecto a la EDU-CIAA-FPGA, puedo comentarte algunos de los aspectos que consideramos de importancia para tener disponibles a la hora de testear la placa:

1. Líneas de alimentación: dado que la placa cuenta con tensiones de 5V (tensión del USB), 3.3V (Bancos de I/O de la FPGA y alimentación de otros ICs) y 1.2V (Core de la FPGA), hemos dispuesto los testpoints necesarios sobre la porción de PCB dedicada al ruteo de la fuente:

 

   

2. Señales de configuración: en este punto, tanto las señales del bus SPI (SK,DI,DO,SS), como aquellas que gestionan el comienzo y final de configuración de la FPGA (CDONE, RESET) y la señal PWREN (indicación de FTDI suspendido), se encuentran disponibles, no todas como testpoints, pero sí a través de resistencias 0805 de fácil acceso:

3. Oscilador: respecto al oscilador, se ha agregado una resistencia de 0 ohm en serie, la cual divide el camino del clock entre la FPGA y el FTDI. Esto se hizo con el fin de disponer una forma de aislar el clock entre FTDI y FPGA en caso que haya inconvenientes (por ejemplo, configurar por error el pin de clk de la FPGA como salida y colgar al FTDI!):

En síntesis, respecto a la EDU-CIAA-FPGA, estas son las señales “de interés” que al momento del diseño fueron consideradas para mantenerlas disponibles al usuario o fabricante. Desde ya, puede haber muchas más señales que uno considere necesario disponer, todo dependerá del nivel de pruebas que vayan a realizarse con el hardware o del usuario en cuestión.

Saludos!

Martín A. Heredia

[Carlos Pantelides]

Hola Martín:

Excelente, muchas gracias y perdón por por mi ignorancia y no saber interpretar los "tp%" existentes,  de hecho cuando dije "vías" en realidad quería decir un punto donde se pueda soldar un pin.

Entiendo que es más fácil en términos de acomodar las pistas un testpoint en una cara que un [¿cómo se llama "un punto donde se pueda soldar un pin"?]  ya que impacta de un sólo lado?

Y de necesitar soldar, feo en un testpoint, igual es más fácil que en una patita o pista.

Gracias y saludos

--
-- Recibiste este mensaje porque estás suscripto al Grupo Google Embebidos32. Para postear en este grupo, escribe un email a embeb...@googlegroups.com. Para des-suscribirte, envía un email a embebidos32...@googlegroups.com. Para más opciones, visita el sitio del grupo en https://groups.google.com/d/forum/embebidos32?hl=es
---
Has recibido este mensaje porque estás suscrito a un tema del grupo "Embebidos32" de Grupos de Google.
Para cancelar la suscripción a este tema, visita https://groups.google.com/d/topic/embebidos32/Wz6yCy6_ZvY/unsubscribe.
Para cancelar la suscripción a este grupo y a todos sus temas, envía un correo electrónico a embebidos32...@googlegroups.com.
Para ver esta conversación en el sitio web, visita https://groups.google.com/d/msgid/embebidos32/3a9c8da3-8580-411d-b22b-ec3f39e2704ao%40googlegroups.com.

--

--
Carlos Pantelides

@pelucaKiller

https://github.com/cpantel
https://seguridad-agile.blogspot.com/

[Martin Heredia]

En el caso particular de la EDU-CIAA-FPGA, dado que la densidad de componentes es relativamente alta, lo que mejor nos quedaba eran los testpoints (de hecho, originalmente había más testpoints, pero por motivos de espacio fue necesario sacarlos). 

En cuanto al uso de plated holes vs. testpoints, industrialmente entiendo que es preferible el uso de testpoints, ya que esto permite colocar la placa sobre una cama de pines, de forma tal que estos hagan contacto eléctrico con los nodos a testear:

Sin embargo, no es la única solución. Quizás la más amigable al usuario final (sobre todo si es electrónico y le gusta medir y ver las señales) es la siguiente:

Esta última es bastante cómoda para conectar el osciloscopio y medir, aunque es cierto que también abarca un área mayor en la placa.

Saludos!

Martín A. Heredia