OPORTUNIDAD DE EMPLEO EN CÓRDOBA! Para puestos de Physical Design Engineer

7 views

Skip to first unread message

Maria Fernanda Bustos Jara

unread,

Aug 17, 2021, 8:51:24 AM8/17/21

to eamt...@googlegroups.com

¡Buenas Tardes! Les comparto algunas OPORTUNIDADES LABORALES en la Ciudad de Córdoba.

La empresa Marvell Argentina actualmente abrió seis nuevas vacantes en los puestos de Physical Design Engineer (y piensa seguir abriendo más). Dicha empresa se dedica a diseñar circuitos integrados de alta velocidad para comunicaciones por fibra óptica acá en Argentina. A continuación comparto los puestos disponibles, con sus respectivas descripciones. Si hacen click en el nombre de cada uno, accederán directamente a la página correspondiente para postularse.

Como miembro clave de CAD de Marvell Central Engineering, desempeñará un papel de liderazgo en el desarrollo de herramientas complementarias y de flujo de diseño automatizado de próxima generación. Tendrá la oportunidad de utilizar su amplio conocimiento de diseño y CAD para definir la metodología de diseño y el flujo de trabajo de toda la organización.

Cualquier consulta, no duden en comunicarse conmigo.

2101273 Physical Design Engineer - Argentina

2101282 Physical Design Engineer - Argentina

2101286 Physical Design Engineer - Argentina

2100964 Physical Design Engineer - Argentina

2100982 Physical Design Engineer - Argentina

El ingeniero será responsable de implementar flujos de herramientas, desarrollar y definir metodologías CAD, generar scripts. Él / ella participará en la evaluación de herramientas, el desarrollo de nuevos flujos de herramientas y será responsable del lugar y la ruta / cierre de tiempo / actividades de backend.

El ingeniero codificará en lenguajes de scripting como TCL y lenguajes de shell Unix. Además, es posible codificar en lenguajes como awk, perl y C. El ingeniero deberá realizar las siguientes tareas de diseño de ASIC:

Implementación de diseño a nivel de bloque y cierre de tiempo
Análisis de sincronización estática / diafonía y cierre de sincronización
Síntesis / Síntesis física
Análisis de energía / IR / EM
Verificación física (LVS / DRC / ERC)
Implementación ECO

Se proporcionará la formación adecuada para todas las habilidades necesarias.

Requisitos:

1. Tres años de experiencia con BSEE o un año de experiencia con MSEE

2. Experiencia

- Comprensión del diseño de chips / conceptos de diseño físico, metodologías y flujos (es decir, planificación del piso, planificación de energía, análisis de energía / IR / EM, enrutamiento personalizado, anillo de almohadilla, etc.)

- Comprensión de conceptos, metodologías y flujos de análisis de temporización estática y de diafonía / ruido y cierre de temporización.

- Comprensión de conceptos, metodologías y flujos de síntesis RTL / gate.

- Experiencia en las siguientes áreas de diseño físico:

Síntesis RTL / gate
Plano de planta, lugar y recorrido
Análisis de temporización estática / diafonía
Verificación física
Análisis de energía / IR / EM

- Experiencia con las siguientes herramientas CAD de diseño:

Síntesis: compilador de diseño o género
Lugar y ruta: ICC2 o FusionCompiler o Innovus
Sincronización estática: Primetime o Tempus

2100896 Senior Level Design Engineer

El ingeniero será responsable de implementar flujos de herramientas y desarrollar metodologías CAD generando flujos y scripts. Él / ella manejará la evaluación de herramientas en el desarrollo de nuevos flujos de herramientas, y también será responsable de administrar las actividades relacionadas de cierre / backend del día a día en el cumplimiento de los cronogramas del proyecto. El ingeniero deberá codificar en lenguajes de scripting, lenguajes de shell TCL y Unix. Otros lenguajes de escritura como awk, perl y C son una ventaja. Además, el ingeniero realizará las siguientes tareas de diseño de ASIC:

Implementación de diseño a nivel de bloque y cierre de tiempo
Análisis de sincronización estática / diafonía y cierre de sincronización
Síntesis / Síntesis física
Análisis de energía / IR / EM
Verificación física (LVS / DRC / ERC)
Implementación ECO

- Debe comprender el diseño de chips / conceptos de diseño físico, metodologías y flujos (es decir, planificación del piso, planificación de energía, análisis de energía / IR / EM, enrutamiento personalizado, anillo de almohadilla, etc.)

- Debe tener conocimiento de los conceptos, metodologías y flujos de sincronización estática y análisis de diafonía / ruido y cierre de sincronización.

- Debe tener un conocimiento de los conceptos, metodologías y flujos de síntesis de RTL / gate.

- Experiencia práctica sólida en las siguientes áreas de diseño: