Last_Exam
9 views
Skip to first unread message
mohammadr besharati
Jan 22, 2010, 4:20:52 AM1/22/10
to dsd_en...@googlegroups.com
به نام خدا
با سلام
3 نمونه امتحان پایان ترمی که روی سایت cw قرار گرفته است را بررسی کردم و به نتایج زیر رسیدم:
مجموع بارم نمرات سوالات حفظی هیچ گاه بیشتر از 8 نمره نبوده است. یک سال 3 نمره یک سال 6 نمره و یک سال 8 نمره بوده است.(از 20)
در مسائل حفظی، مبحث PLD ها و FPGA نقش مهمی را داشتند. از مباحث دیگر هم سوال بود.
در مسائل نوشتن کد، مباحث حاشیه ای زیر مطرح شده اند:
ضرب کننده ترتیبی
ضرب کننده shift&add
شمارنده بالارونده
sequence detector
state Machine(مدار منطقی)
تبدیل state Machine به کد وریلاگ
setup time
Hold time
Master Slave DFF
مقایسه کننده
جمع کننده
تقسیم کننده Shift & subtract
tri-state Buffer
توصیف رفتاری مداری که مقدار مدت زمان موجود بین 2 تغییر متوالی سیگنال ورودی خود را متوجه شود و بتواند طبق آن تصمیم بگیرد.
و ...
هم چنین از مباحث حاشیه ای وریلاگ:
Macro
Task
انواع مدل های تاخیر در وریلاگ
توصیف رفتاری مدار ترتیبی بدون always
و ...
با تشکر
با سلام
3 نمونه امتحان پایان ترمی که روی سایت cw قرار گرفته است را بررسی کردم و به نتایج زیر رسیدم:
مجموع بارم نمرات سوالات حفظی هیچ گاه بیشتر از 8 نمره نبوده است. یک سال 3 نمره یک سال 6 نمره و یک سال 8 نمره بوده است.(از 20)
در مسائل حفظی، مبحث PLD ها و FPGA نقش مهمی را داشتند. از مباحث دیگر هم سوال بود.
در مسائل نوشتن کد، مباحث حاشیه ای زیر مطرح شده اند:
ضرب کننده ترتیبی
ضرب کننده shift&add
شمارنده بالارونده
sequence detector
state Machine(مدار منطقی)
تبدیل state Machine به کد وریلاگ
setup time
Hold time
Master Slave DFF
مقایسه کننده
جمع کننده
تقسیم کننده Shift & subtract
tri-state Buffer
توصیف رفتاری مداری که مقدار مدت زمان موجود بین 2 تغییر متوالی سیگنال ورودی خود را متوجه شود و بتواند طبق آن تصمیم بگیرد.
و ...
هم چنین از مباحث حاشیه ای وریلاگ:
Macro
Task
انواع مدل های تاخیر در وریلاگ
توصیف رفتاری مدار ترتیبی بدون always
و ...
با تشکر
Reply all
Reply to author
Forward
0 new messages