Taktsignal um 1/4 Takt verzögern
Matthias Hartl
Um den für den PAL Standard erforderlichen Phasenversatz von 90° zwischen
zwei aufeinanderfolgenden Zeilen zu erzielen, müßte ich ein Taktsignal mit
4,433619MHz jeweils um 1/4 Takt verschieben. Das wäre natürlich sehr leicht
möglich, wenn es ein Quarz oder ein Quarzoszillator mit 4*4,433619MHz =
17,34476MHz gäbe. Leider konnte ich so etwas nirgendwo finden. Gibt es
vielleicht einen "Trick" mit dem ich das Taktsignal genau um 1/4 Takt
verzögern kann? Was darf von von einem Verzögerungsglied erwarten, das aus 2
CMOS Puffern und einem Kondensator besteht? (Takt -> 1.Puffer ->
Kondensator -> 2.Puffer)
Viele Grüße,
Matthias Hartl
P.S.: An dieser Stelle möchte ich nochmals Oliver Bartels meinen Dank für
seine Bemühungen aussprechen. Die Vermutungen über die funktionsweise des
TIA waren bis ins kleinste Detail absolut richtig!
Volkmar Dierkes
On Wed, 8 Jan 2003 00:15:24 +0100, Matthias Hartl wrote:
> Um den für den PAL Standard erforderlichen Phasenversatz von 90° zwischen
> zwei aufeinanderfolgenden Zeilen zu erzielen, müßte ich ein Taktsignal mit
> 4,433619MHz jeweils um 1/4 Takt verschieben. Das wäre natürlich sehr leicht
> möglich, wenn es ein Quarz oder ein Quarzoszillator mit 4*4,433619MHz =
> 17,34476MHz gäbe.
Nein, das bringt Dir nichts, weil die beiden Takte voneinander
weglaufen und Du damit keine konstante Verzögerung.
> Gibt es vielleicht einen "Trick" mit dem ich das Taktsignal genau um 1/4 Takt
> verzögern kann?
Ich würde vorschlagen, daß Du eine PLL aufbaust, die mit dem
4-fachen Takt läuft. Es gibt da ein paar schöne IC's die das können.
ICS (http://www.icst.com) hat da ein paar im Programm, zB ICS525.
Volkmar
Oliver Bartels
>Um den für den PAL Standard erforderlichen Phasenversatz von 90° zwischen
>zwei aufeinanderfolgenden Zeilen zu erzielen, müßte ich ein Taktsignal mit
>4,433619MHz jeweils um 1/4 Takt verschieben.
a) DDS aus glatter Taktfrequenz, so machen es diverse Standard-IC's
für Massenprodukte. Vorteil: Kein Abgleich, sitzt, passt.
Analog Devices und Intersil machen solche Bausteine, aber auch
gleich fix- und fertige Video Codierer. Philips baut auch so Zeugs.
Es gibt DDS-IC's mit Key-Eingang, der die Phase umschaltet.
AD hat einen Web-Shop ...
b) *2 Multiplier.
Das geht leicht z.B. mit einem Kondensator und danach zwei Dioden
bzw. einer Dualdiode an einen Schwingkreis, von der einen Diode
die Kathode an die eine, von der anderen Diode die Anode an die
andere Seite des Schwingkreises, die beiden verbleibenden Pins
(eine Kathode und eine Anode) zusammenhängen und an das
eine Ende vom Kondensator, beim anderen Ende die 4,43MHz
einspeisen. Den Kreis an einer Ecke auf VCC/2 mit einem
Spannungsteiler bringen und dann an einen Comparator
anschließen. Die Dioden sind dann ein Gleichrichter, und an dem
verdoppelt sich die Frequenz. Natürlich werden die Dioden die
Kreisgüte irgendwann begrenzen, aber im Prinzip geht das im
MHz (sogar bis GHz Bereich ;-) getesteterweise.
Wer will, kann das mit zwei weiteren Dioden und dem invertierten
Eingangssignal als Vollwellengleichrichter symmetrisch aufbauen,
das steigert die Qualität. Allerdings braucht man dazu ein wirklich
zeitgleich invertiertes Signal (z.B. zweiten Dual-Comparator
dazu verwenden), sonst sinkt die Qualität ...
Ggf. sollte man die Kopplung zum Comparator noch über weitere
Kreise führen, wegen dem Tastverhältnis, und dabei an die
VCC/2 DC für den Comparator denken.
Nach dem Comparator kommt der übliche Teiler, die 90 Grad
bekommt man, indem man auch auf die negative Flanke triggert.
Dazu sollte man einen Comparator mit normalem und invertiertem
Ausgang hernehmen, z.B. LT1711, um Laufzeitprobleme zu
vermeiden (wichtig wg. echten 90 Grad)! Danach erledigt ein
schnödes 74xx74 Dual D-FF die Teilung, ein D-FF wird
D nach Q-quer rückgekoppelt und das zweite hängt dann
mit seinem D am Ausgang vom ersten und bezieht den invertierten
Takt. Dann ist taktmäßig alles schön symmetrisch.
LVT ist schneller (besser) als LVC als ACT als HCT als LS ;-)
c) PLL. Der Herr Analog Devices hat soetwas für einen Quadratur-
Demodulator aufgebaut, fraglich ist, wie genau das wird
(Jitter ist hier ein Thema, das Phasenrauschen des VCO wird
gegenüber dem Quarz nicht wirklich gut sein).
c) Ganz billig: Schwingkreis über C gekoppelt mit Abgleich.
Den kann man auf 90 Grad einstellen, z.B. machen gängige
UKW-FM Demodulator-IC's das so. Nachteil: Temperaturabhängig,
Abgleich zwingend!
d) Die Atari-4/5-Ami-Methode kennst Du ja bereits und magst sie nicht.
e) Wenn schon R/C, dann einen R/C Hochpass und einen
C/R Tiefpass mit möglichst *gleichen* Bauteilen hernehmen und danach
begrenzen (Limiter). Wo die 3dB Grenzfrequenz (f = 2 pi R C) am
geschicktesten liegt, darfst Du selbst erraten ;-)
Zwar ist die Amplitude am Ausgang des Hoch- und Tiefpasses natürlich
frequenzabhängig, daher der Begrenzer, aber der Phasenversatz beträgt
immer 90 Grad (nachrechnen ...).. Man kann auch so ein R/C Netzwerk
im Kreis aufbauen, dann ist es noch präziser und liefert symmetrisch
gespeist alle vier Phasen. So machen es die HF Quadraturmodulatoren.
Bei lediglich 4,43MHz sind solche IC's fertig aber eher unüblich,
mit *genauen* (1%) R's und C's aus der gleichen Serie könnte es aber
diskret auch halbwegs gehen. Ggf. abgleichen ...
f) Eine fertige Delay Line ist dafür nicht wirklich genau und das
nötige Delay eher unüblich. Drum hat Atari beim PAL ja auch getrickst.
Ein Selbstbau mit Abgleich kommt eher c) nahe,
g) passenden Quarz bei Telequarz^WCorning schleifen lassen, ggf. haben
die aber was am Lager.
Das ist das, was mir so heute abend zwischen Tür und Angel einfällt,
vielleicht haben andere noch weitere Ideen. Reicht die lange Liste ;-)
>Was darf von von einem Verzögerungsglied erwarten, das aus 2
>CMOS Puffern und einem Kondensator besteht? (Takt -> 1.Puffer ->
>Kondensator -> 2.Puffer)
Nee, das ist Murks ...
>P.S.: An dieser Stelle möchte ich nochmals Oliver Bartels meinen Dank für
>seine Bemühungen aussprechen. Die Vermutungen über die funktionsweise des
>TIA waren bis ins kleinste Detail absolut richtig!
Danke, freut mich.
Gruß Oliver
Oliver Bartels + Erding, Germany + obar...@bartels.de
http://www.bartels.de + Phone: +49-8122-9729-0 Fax: -10
Edzard Egberts
> Um den für den PAL Standard erforderlichen Phasenversatz von 90°
zwischen
> zwei aufeinanderfolgenden Zeilen zu erzielen, müßte ich ein Taktsignal
mit
> 4,433619MHz jeweils um 1/4 Takt verschieben. Das wäre natürlich sehr
leicht
> möglich, wenn es ein Quarz oder ein Quarzoszillator mit 4*4,433619MHz
=
> 17,34476MHz gäbe. Leider konnte ich so etwas nirgendwo finden. Gibt es
> vielleicht einen "Trick" mit dem ich das Taktsignal genau um 1/4 Takt
> verzögern kann? Was darf von von einem Verzögerungsglied erwarten, das
aus 2
> CMOS Puffern und einem Kondensator besteht? (Takt -> 1.Puffer ->
> Kondensator -> 2.Puffer)
mir kommen die Lösungsvorschläge hier reichlich kompliziert vor, aber
ich finde den Denkfehler in meiner simplen Lösung nicht. Geht es um
digitale Taktsignale oder zwei analoge Sinusschwingungen? Einen
digitalen Takt würde ich jedenfalls folgendermassen verschieben:
Man nehme die doppelte Frequenz und invertiere sie. Dann das
Ausgangssignal und das invertierte Signal auf jeweils einen
Frequenzteiler geben. Meinem Impulsdiagramm zur Folge sind die
Ausgangssignale der Frequenzteiler um 1/4T gegeneinander verschoben.
Gruß,
Ed
Matthias Hartl
| ich finde den Denkfehler in meiner simplen Lösung nicht. Geht es um
| digitale Taktsignale oder zwei analoge Sinusschwingungen? Einen
| digitalen Takt würde ich jedenfalls folgendermassen verschieben:
Entschuldigung, die Problemstellung war leider etwas ungenau. Es geht
eigentlich um ein digitales Taktsignal mit einer Frequenz von 4,433619MHz,
das um 1/4 Takt verzögert werden muß. Aus diesem Taktsignal generiert dann
eine weitere Stufe den Color-Burst und das Chroma Signal entsprechend der
PAL Fernsehnorm.
| Man nehme die doppelte Frequenz und invertiere sie. Dann das
| Ausgangssignal und das invertierte Signal auf jeweils einen
| Frequenzteiler geben. Meinem Impulsdiagramm zur Folge sind die
| Ausgangssignale der Frequenzteiler um 1/4T gegeneinander verschoben.
Die doppelte Frequenz, also 8,867238MHz ist als Quarzoszillator sogar sehr
gut erhältlich. Insofern spricht viel für diesen Lösungsansatz. Jetzt muß
nur noch ein Weg gefunden werden, daß das nichtinvertierte genau gleich dem
invertierten Taktsignal verzögert wird (bedingt durch die Gatterlaufzeit).
Ansonsten ist es nicht ganz genau 1/4 Takt.
Vielen Dank für diese Idee!
Viele Grüße,
Matthias
Matthias Hartl
Ich werde ja regelrecht mit einer Fülle von Möglichkeiten "erschlagen" :-))
| a) DDS aus glatter Taktfrequenz, so machen es diverse Standard-IC's
| für Massenprodukte. Vorteil: Kein Abgleich, sitzt, passt.
| Analog Devices und Intersil machen solche Bausteine, aber auch
| gleich fix- und fertige Video Codierer. Philips baut auch so Zeugs.
| Es gibt DDS-IC's mit Key-Eingang, der die Phase umschaltet.
| AD hat einen Web-Shop ...
DDS = Direkte Digital Synthese?
Von dieser Technik habe ich noch nichts gehört, bin bei der Suche im
Internet aber schon auf ein paar interessante Seiten gestoßen. Werd' ich mir
auf jeden Fall mal ansehen.
| b) *2 Multiplier.
| Das geht leicht z.B. mit einem Kondensator und danach zwei Dioden
| bzw. einer Dualdiode an einen Schwingkreis, von der einen Diode
| die Kathode an die eine, von der anderen Diode die Anode an die
| andere Seite des Schwingkreises, die beiden verbleibenden Pins
| (eine Kathode und eine Anode) zusammenhängen und an das
| eine Ende vom Kondensator, beim anderen Ende die 4,43MHz
| einspeisen. Den Kreis an einer Ecke auf VCC/2 mit einem
| Spannungsteiler bringen und dann an einen Comparator
| anschließen. Die Dioden sind dann ein Gleichrichter, und an dem
| verdoppelt sich die Frequenz. Natürlich werden die Dioden die
| Kreisgüte irgendwann begrenzen, aber im Prinzip geht das im
| MHz (sogar bis GHz Bereich ;-) getesteterweise.
Wenn ich mir das so im Kopf vorstelle, dann brauche ich doch als
Ausgangssignal eine Sinusschwingung, oder? D.h. ich müßte für den
Schwingkreis entweder ein Quarz nehmen, bzw. einen Quarzoszillator mit
4,43MHz aus dem ich dann die Grundschwingung herausfiltere.
| Wer will, kann das mit zwei weiteren Dioden und dem invertierten
| Eingangssignal als Vollwellengleichrichter symmetrisch aufbauen,
| das steigert die Qualität. Allerdings braucht man dazu ein wirklich
| zeitgleich invertiertes Signal (z.B. zweiten Dual-Comparator
| dazu verwenden), sonst sinkt die Qualität ...
Hmm, ein zeitgleich invertiertes Taktsignal bräuchte ich auch für die von
Eduard Egberts vorgeschlagene Lösung.
| Nach dem Comparator kommt der übliche Teiler, die 90 Grad
| bekommt man, indem man auch auf die negative Flanke triggert.
| Dazu sollte man einen Comparator mit normalem und invertiertem
| Ausgang hernehmen, z.B. LT1711, um Laufzeitprobleme zu
| vermeiden (wichtig wg. echten 90 Grad)! Danach erledigt ein
| schnödes 74xx74 Dual D-FF die Teilung, ein D-FF wird
| D nach Q-quer rückgekoppelt und das zweite hängt dann
| mit seinem D am Ausgang vom ersten und bezieht den invertierten
| Takt. Dann ist taktmäßig alles schön symmetrisch.
| LVT ist schneller (besser) als LVC als ACT als HCT als LS ;-)
Eine sehr interessante Lösung. Allerdings kann ich mir in meinem Fall den
2-fach Muliplizierer sparen. Es gibt zwar keinen 4*4,43MHz Oszillator, aber
zum Glück einen 2*4,43MHz Oszillator. Ist fast überall erhältlich, z.B. bei
Reichelt. Den Comparator mit invertiertem und nichtinvertiertem Ausgang
brauche ich doch nur, um ein absolut zeitgleich invertiertes bzw.
nichtinvertiertes Taktsignal zu erlangen. Ist das nicht irgendwie
"Verschwendung" einen Opamp für sowas herzunehmen? 2 XOR-Gatter sollten doch
auch gehen. An beiden XOR Gattern jeweils das Taksignal einspeisen und dem
jeweils verbleibenden freien Eingang einmal Low und High Pegel legen. Wenn
beide XOR Gatter im gleichen Baustein untergebracht sind, dann sollten sich
dieselben Gatterlaufzeiten ergeben, oder darf man davon nicht ausgehen?
| c) Ganz billig: Schwingkreis über C gekoppelt mit Abgleich.
| Den kann man auf 90 Grad einstellen, z.B. machen gängige
| UKW-FM Demodulator-IC's das so. Nachteil: Temperaturabhängig,
| Abgleich zwingend!
Temperaturabhängige Lösungen gefallen mir gar nicht. Schon schlimm genug,
daß meine Verstärkerstufe (Transistor in Emitter Schaltung) nicht
temperaturkompensiert ist. Aber ich glaube, daß der Fernseher sich jede
Zeile neu darauf einstellt, er muß ja sowieso "black-level clamping" machen.
| d) Die Atari-4/5-Ami-Methode kennst Du ja bereits und magst sie nicht.
In der Tat - die mag' ich nicht :-) Am meisten stört mich die Spule. Wie Du
aber bereits angemerkt hast, kann man das LC-Glied eventuell auch weglassen.
Trotzdem ist das ein ziemlicher Haufen Bauteile, die ich dafür brauche.
Außerdem gibt's nirgendwo ein 3,54MHz Quarz. Es wird wohl eher darauf
hinauslaufen, daß ich die 3,54MHz aus den 4,43MHz gewinne. Das SYNC Signal
werde ich wahrscheinlich hernehmen, um herauszufinden wann eine neue Zeile
anfängt. Schließlich muß ja die richtige Phase an den TIA liefern.
| f) Eine fertige Delay Line ist dafür nicht wirklich genau und das
| nötige Delay eher unüblich. Drum hat Atari beim PAL ja auch getrickst.
| Ein Selbstbau mit Abgleich kommt eher c) nahe,
Dacht' ich mir schon, daß das nur Murks wird. Deine 1. Idee gefällt mir sehr
gut.
| g) passenden Quarz bei Telequarz^WCorning schleifen lassen, ggf. haben
| die aber was am Lager.
Bei den Stückzahlen die ich brauche, glaube ich kaum, daß das bezahlbar wird
:-) Eventuell haben die aber wirklich meinem 4*4,43MHz Quarz auf Lager. Mal
sehen.
| Das ist das, was mir so heute abend zwischen Tür und Angel einfällt,
| vielleicht haben andere noch weitere Ideen. Reicht die lange Liste ;-)
Ja, reicht auf jeden Fall! Alleine schon das Verstehen Deiner Vorschläge hat
mich jetzt 2 Stunden beschäftigt :-) Vielen Dank nochmal. Dar war viel
dabei, was ich an anderer Stelle auch gebrauchen kann.
Schöne Grüße,
Matthias
Matthias Hartl
| weglaufen und Du damit keine konstante Verzögerung.
Das war vielleicht auch etwas mißverständlich ausgedrückt. Ich wollte nicht
Quarzoszillatoren mit beiden Frequenzen verbauen, sondern NUR den mit
4-fachem Takt. In einem PLD könnte man sehr einfach einen Teiler durch 4
realisieren, der in Abhängigkeit von einem weiteren Eingangssignal, das
Ausgangssignal um einen Takt verzögert oder nicht.
| Ich würde vorschlagen, daß Du eine PLL aufbaust, die mit dem
| 4-fachen Takt läuft. Es gibt da ein paar schöne IC's die das können.
| ICS (http://www.icst.com) hat da ein paar im Programm, zB ICS525.
Werd' gleich mal einen Blick draufwerfen.
Danke für die Hilfe!
Schöne Grüße,
Matthias
Uwe Hercksen
Matthias Hartl schrieb:
>
> Die doppelte Frequenz, also 8,867238MHz ist als Quarzoszillator sogar sehr
> gut erhältlich. Insofern spricht viel für diesen Lösungsansatz. Jetzt muß
> nur noch ein Weg gefunden werden, daß das nichtinvertierte genau gleich dem
> invertierten Taktsignal verzögert wird (bedingt durch die Gatterlaufzeit).
> Ansonsten ist es nicht ganz genau 1/4 Takt.
Hallo,
genau gleich geht nicht. Stelle fest wie genau es sein muss
und dann wähle eine Lösung die diese Genauigkeit bringt.
4,433619MHz entspricht einer Periodendauer von 225,55 ns,
ein Viertel davon ist 56,38 ns, auf Unterschiede von einigen
ns wird es wohl nicht ankommen.
Es gab z.B. mal den 74265, vier Treiber mit komplementären
Ausgängen, typischer Versatz nur 0,5 ns, maximal nur 3 ns.
Such Dir also was passendes mit komplementären Ausgängen,
einen Treiber oder einen Oszillator, Hauptsache der Versatz
ist angegeben. Die zwei benötigten Frequenzteiler haben auch
nicht die exakt gleiche Laufzeit, auch nicht wenn Du zwei
Flipflops auf dem gleichen IC nimmst, die Beschaltung der
Ausgänge spielt schliesslich auch eine Rolle für die
Laufzeit.
Der Oszillator mit der doppelten Frequenz müsste auch ein
Tastverhältnis von genau 1:1 haben, was ein realer
Oszillator nicht hat.
Wenn Du möglichst genau 1:1 haben wolltest müsstest Du von
der vierfachen Frequenz ausgehen und diese erst mal
halbieren, dann kannst Du gleich die komplementären Ausgänge
des Flipflops benutzen.
Also machs nicht so genau wie möglich sondern nur so genau
wie nötig.
Bye
Rainer Zocholl
>Entschuldigung, die Problemstellung war leider etwas ungenau. Es geht
>eigentlich um ein digitales Taktsignal mit einer Frequenz von
>4,433619MHz, das um 1/4 Takt verzögert werden muß. Aus diesem
>Taktsignal generiert dann eine weitere Stufe den Color-Burst und das
>Chroma Signal entsprechend der PAL Fernsehnorm.
Irgendwie glaube ich nicht, da Du der erste mit diesem Problem
bist ;-)
Gerade in der TV-Technik gibtz es oft superbillige aber verlässliche
Lösungen.
>| Man nehme die doppelte Frequenz und invertiere sie. Dann das
>| Ausgangssignal und das invertierte Signal auf jeweils einen
>| Frequenzteiler geben. Meinem Impulsdiagramm zur Folge sind die
>| Ausgangssignale der Frequenzteiler um 1/4T gegeneinander verschoben.
>Die doppelte Frequenz, also 8,867238MHz ist als Quarzoszillator sogar
>sehr gut erhältlich. Insofern spricht viel für diesen Lösungsansatz.
Ja, vorallem das es "digital" ist.
>Jetzt muß nur noch ein Weg gefunden werden, daß das nichtinvertierte
>genau gleich dem invertierten Taktsignal verzögert wird (bedingt durch
>die Gatterlaufzeit). Ansonsten ist es nicht ganz genau 1/4 Takt.
Takte das ganze doch. Damit müssten sich "eigentlich"
Laufzeitunterschiede elemieren lassen.
TI hat übrigens einen "Clock Prediction"(*) baustein, mit dem
man einen -digital einstellbaren- voreilenden Takt bekommen
kann (Idal für ISA-Bus oder TMSC320C3x etc. wo man manchmal
Ursache und Wirkung tauschen müsste...).
Evtl. geht das auch?
(*) Heisst real anders.
Rainer Zocholl
>On Wed, 8 Jan 2003 00:15:24 +0100, "Matthias Hartl"
><ma...@altmuehlnet.de> wrote:
>>Um den für den PAL Standard erforderlichen Phasenversatz von 90°
>>zwischen zwei aufeinanderfolgenden Zeilen zu erzielen, müßte ich ein
>>Taktsignal mit 4,433619MHz jeweils um 1/4 Takt verschieben.
>So mal eben aus dem Ärmel geschüttelt:
>b) *2 Multiplier.
>Das geht leicht z.B. mit einem Kondensator und danach zwei Dioden
>bzw. einer Dualdiode an einen Schwingkreis, von der einen Diode
>die Kathode an die eine, von der anderen Diode die Anode an die
>andere Seite des Schwingkreises, die beiden verbleibenden Pins
>(eine Kathode und eine Anode) zusammenhängen und an das
>eine Ende vom Kondensator, beim anderen Ende die 4,43MHz
>einspeisen. Den Kreis an einer Ecke auf VCC/2 mit einem
>Spannungsteiler bringen und dann an einen Comparator
>anschließen. Die Dioden sind dann ein Gleichrichter, und an dem
>verdoppelt sich die Frequenz. Natürlich werden die Dioden die
>Kreisgüte irgendwann begrenzen, aber im Prinzip geht das im
>MHz (sogar bis GHz Bereich ;-) getesteterweise.
Aber das Teil ist nicht das was man als "digital Schaltung"
bezeichnen sollte ;-)
Vielleicht ist bei 2Ghz so ein -astreiner- Analog-Rechner noch nötig,
(analog-Rechner waren schon immer die schnellsten)
aber bei 4MHz, also "beinahe Gleichstrom" ?
Wenn man schon analog würgen will, bekommt den Quarz nicht auf
eine passende Oberwelle gedrückt?
Oliver Bartels
(Rainer Zocholl) wrote:
>Vielleicht ist bei 2Ghz so ein -astreiner- Analog-Rechner noch nötig,
>(analog-Rechner waren schon immer die schnellsten)
>aber bei 4MHz, also "beinahe Gleichstrom" ?
ganz eindeutig, oder ? ;-)
Mit sowas betreiben wir heute unsere Schaltregler, und aus
denen kommt am Ende Gleichstrom raus, also muss es ganz
einfach Gleichstrom sein, das ist doch *der* schlagende
Beweis ;-)
Klar, ich habe auch nur eine Liste der *Möglichkeiten* gepostet.
Deren gibt es viele.
Wenn Matthias einen Quarz mit 2f bekommt und den Takt
über einen Comparator mit normalen und invertiertem
Ausgang sauber auf 50% Duty Cycle bringt, dann ist
das Dual D-FF dahinter sicher die billigste Lösung.
( Für die 50% : Einfach den DC-Anteil über z.B. einen
100K/10nF RC Tiefpass an den invertierenden Eingang
legen, das Signal an den nichtinvertierenden Eingang
und eben den R vom Tiefpass führen und über einen
Spannungsteiler und Entkoppel-C das Sinus-Eingangssignal
in einen validen DC-Bereich für den Comparator bringen,
und gut ist. Sofern der Oszillator nicht schaurig viel Ober-
und Nebenwellen produziert. Dazu den Oszillator bitte
mit einem Transistor diskret aufbauen, dann liefert er
ein sauberes Signal und nicht den geht-mal-geht-mal-nicht-
geht-mal-mit-viel-Schrott-drin "Output" der Würg-HC04-
Gatterverbieglösung. Und ja, bei Quarzoszillatoren, die
mehr als nur einen Jubelelektronik-Mikrocontroller
ansteuern, bin ich sehr für einen analogen Aufbau, die
Signalqualität und die Lebensdauer des Quarzes danken
es einem. Wobei die integrierten Quarzoszillatoren auch
in uC's für ihren Zweck schon nicht schlecht sind, die sind
dafür gebaut, aber HC04 verbiegen ist halt *würg* )
Für ein Massenprodukt würde ich hingegen heute DDS
abgeleitet von einem Zentraltakt nehmen, und die
üblichen Verdächtigen (z.B. Phillips digitale PAL Encoder)
nehmen es auch ...
>Wenn man schon analog würgen will, bekommt den Quarz nicht auf
>eine passende Oberwelle gedrückt?
Das ist der Atari-Ansatz, den Matthias nicht will ;-)
Georg Acher
Oliver Bartels <spam...@bartels.de> writes:
|> in uC's für ihren Zweck schon nicht schlecht sind, die sind
|> dafür gebaut, aber HC04 verbiegen ist halt *würg* )
Hm, mit HC_U_04 bin ich bislang immer gut gefahren. Leider ist das das halt kein
wirkliches Standardteil...
--
Georg Acher, ac...@in.tum.de
http://wwwbode.in.tum.de/~acher
"Oh no, not again !" The bowl of petunias
raymund hofmann
"Matthias Hartl" <ma...@altmuehlnet.de> wrote in message
news:3e1b5e60$0$3016$9b62...@news.freenet.de...
> Hallo,
>
> Um den für den PAL Standard erforderlichen Phasenversatz von 90° zwischen
> zwei aufeinanderfolgenden Zeilen zu erzielen, müßte ich ein Taktsignal mit
> 4,433619MHz jeweils um 1/4 Takt verschieben. Das wäre natürlich sehr
leicht
> möglich, wenn es ein Quarz oder ein Quarzoszillator mit 4*4,433619MHz =
> 17,34476MHz gäbe. Leider konnte ich so etwas nirgendwo finden. Gibt es
> vielleicht einen "Trick" mit dem ich das Taktsignal genau um 1/4 Takt
> verzögern kann? Was darf von von einem Verzögerungsglied erwarten, das aus
2
> CMOS Puffern und einem Kondensator besteht? (Takt -> 1.Puffer ->
> Kondensator -> 2.Puffer)
Wozu noch mit so nutzlosen alten Sachen wie PAL oder sogar NTSC rumhantieren
?
Ich empfehle alles Digital zu bauen, denn Digital ist besser.
Am besten gleich das ganze System virtuell mit Visual Basic modellieren auch
nur virtuell benutzen. Computer werden eh immer billiger und dann ist es nur
noch eine Frage von Monaten, bis man einen Embedded Windows PC für 10EUR
bekommt, der dann das ganze System simuliert. Da kann man es auch einfach
löschen.
Raymund Hofmann
Matthias Hartl
Also, ich fasse mal zusammen :
Oszillator diskret aufbauen mit einem 2*4,433619MHz getakteten Quarz.
Enstehendes Sinussignal in einen Comparator einspeisen (z.B. Opamp LT1711).
Ausgang des Comparators negativ Rückkoppeln über RC-Tiefpass und beide
Ausgänge des Comparators (invertierter und nicht-invertierter) über jeweils
ein D-FF frequenzteilen. Klingt gar nicht so kompliziert. Erreicht man damit
wirklich einen nahezu perfekten 50% duty-cycle?
| ein sauberes Signal und nicht den geht-mal-geht-mal-nicht-
| geht-mal-mit-viel-Schrott-drin "Output" der Würg-HC04-
| Gatterverbieglösung.
Ist damit die 74HC04 Oszillator Schaltung gemeint? Warum produziert die denn
Schrott?
| >Wenn man schon analog würgen will, bekommt den Quarz nicht auf
| >eine passende Oberwelle gedrückt?
| Das ist der Atari-Ansatz, den Matthias nicht will ;-)
Also Fourier-Analyse ist bei mir jetzt schon eine Weile her, aber einen
Sinus mit 4-facher Grundfrequenz kann ich doch aus einem Rechteckimpuls gar
nicht 'rausziehen, oder doch? Und falls doch, dann ist die Amlitude sehr
sehr klein! Ansonsten bleibt mir nur noch die von Dir empfohlene *2 Methode
(die ich unbedingt demnächst mal nachbauen will ... oder zumindest mit Spice
simulieren).
Viele Grüße,
Matthias
Oliver Bartels
<ma...@altmuehlnet.de> wrote:
>Oszillator diskret aufbauen mit einem 2*4,433619MHz getakteten Quarz.
>Enstehendes Sinussignal in einen Comparator einspeisen (z.B. Opamp LT1711).
>Ausgang des Comparators negativ Rückkoppeln über RC-Tiefpass und beide
Signal --->---+------------ Comp.+
|
+---R--+---Comp -
|
C
|
Masse.
Der Trick ist, dass der Tiefpass dann den DC-Anteil aus dem
Signal raussucht und den über Comp - dem Comparator
als Referenz zur Verfügung stellt. Damit schaltet der Comparator
brav an der Nulllienie des Signals um => 50% Duty Cycle.
Der hochohmige R tut dem Oszillator nicht weh.
Das Signal sollte man vorher mittels Koppel-C und Spannungs-
teiler auf ca. Vcc/2 des Comparators bringen.
>Ausgänge des Comparators (invertierter und nicht-invertierter) über jeweils
>ein D-FF frequenzteilen. Klingt gar nicht so kompliziert. Erreicht man damit
>wirklich einen nahezu perfekten 50% duty-cycle?
Wenn man es so macht, ja. Bitte halt nicht den Tiefpass an den
Ausgang, das ist nicht wirklich gut.
>| ein sauberes Signal und nicht den geht-mal-geht-mal-nicht-
>| geht-mal-mit-viel-Schrott-drin "Output" der Würg-HC04-
>| Gatterverbieglösung.
>
>Ist damit die 74HC04 Oszillator Schaltung gemeint? Warum produziert die denn
>Schrott?
Ein 74HC04 steht als Inverter im Datenblatt und heißt Inverter,
weil er ein Inverter ist, der also irgendwas irgendwie invertieren
soll. Und er heißt nicht Oszillator ...
Je nach Hersteller, Typ, Laune des Wettergotts usw. kommen
da andere Ergebnisse bei raus, das reicht von "geht irgendwie
nicht richtig" bis gnadenlos verzerrtes Signal mit miesen
Duty Cycle.
>| >Wenn man schon analog würgen will, bekommt den Quarz nicht auf
>| >eine passende Oberwelle gedrückt?
>| Das ist der Atari-Ansatz, den Matthias nicht will ;-)
>Also Fourier-Analyse ist bei mir jetzt schon eine Weile her, aber einen
>Sinus mit 4-facher Grundfrequenz kann ich doch aus einem Rechteckimpuls gar
>nicht 'rausziehen, oder doch?
Yep, es geht nur 3/5/7... Oberwelle.
Gemeint war von mir das ursprüngliche Design mit der 5. OW.
Falk Brunner
news:kp2r1vsu9u5tpis7h...@4ax.com...
> >| >Wenn man schon analog würgen will, bekommt den Quarz nicht auf
> >| >eine passende Oberwelle gedrückt?
> >| Das ist der Atari-Ansatz, den Matthias nicht will ;-)
> >Also Fourier-Analyse ist bei mir jetzt schon eine Weile her, aber einen
> >Sinus mit 4-facher Grundfrequenz kann ich doch aus einem Rechteckimpuls
gar
> >nicht 'rausziehen, oder doch?
> Yep, es geht nur 3/5/7... Oberwelle.
Na, das würde ich so aber bestreiten.
Du meinst sicher, dass man einen Quarz nur auf ungeradzahligen Oberwellen
anregen kann (was AFAIK wohl die allgemein akzeptierte Realität ist)
ABER
hier wurde ja geschrieben, das aus ein Rechteksignal die 4. OBerwelle
rausgefiltert werden soll. Das ist schon möglich, nur nicht bei EXAKT 50%
Duty cycle, dann werden nämlich alle geradzahligen Fourierkoeffizienten
Null.
--
MfG
Falk
Oliver Bartels
<Falk.B...@gmx.de> wrote:
>Na, das würde ich so aber bestreiten.
>Du meinst sicher, dass man einen Quarz nur auf ungeradzahligen Oberwellen
>anregen kann (was AFAIK wohl die allgemein akzeptierte Realität ist)
[...]
>hier wurde ja geschrieben, das aus ein Rechteksignal die 4. OBerwelle
>rausgefiltert werden soll. Das ist schon möglich, nur nicht bei EXAKT 50%
>Duty cycle, dann werden nämlich alle geradzahligen Fourierkoeffizienten
>Null.
Genau letzteres meinte ich, der OP *hat nämlich nur 50% duty cycle*,
wenn das Schaltungsdesign nicht irgendwelche Tricksereien mit
(Gatter-) Delays aufweisen soll, und damit verschwinden die
geradzahligen Fourierkoeffizienten komplett. Ein einfacher Blick
auf die Fourier Integrale zeigt das, beim Rechtecksignal wird
eigentlich nur mit den Integrationsgrenzen gespielt (einmal ein
Teilintegral mal +1, einmal mal -1), und das Integral über eine
komplette Periode eines Sinussignals ist halt null.
Auch bei 45% Duty Cycle ist die Ausbeute nicht wirklich toll, solche
Schaltungen, die nur über Dreckeffekte funktionieren, möchte ich
nicht weiterempfehlen ...
Bernhard Spitzer
> Die doppelte Frequenz, also 8,867238MHz ist als Quarzoszillator sogar sehr
> gut erhältlich. Insofern spricht viel für diesen Lösungsansatz. Jetzt muß
> nur noch ein Weg gefunden werden, daß das nichtinvertierte genau gleich
dem
> invertierten Taktsignal verzögert wird (bedingt durch die Gatterlaufzeit).
> Ansonsten ist es nicht ganz genau 1/4 Takt.
2 XOR-Gatter. Einmal wird der 2. Eingang auf 0, einmal auf 1 gelegt. Damit
hast
Du einen Inverter und einen Buffer mit gleicher Gatterlaufzeit. (o.k.
Streuung
auf dem Chip, unterschiedliche Temperaturabhängigkeit... also mit einigen ps
differenz - aber definitiv unter ns)
tschuessle
Bernhard
Uwe Hercksen
>2 XOR-Gatter. Einmal wird der 2. Eingang auf 0, einmal auf 1 gelegt. Damit
>hast
>Du einen Inverter und einen Buffer mit gleicher Gatterlaufzeit. (o.k.
>Streuung
>auf dem Chip, unterschiedliche Temperaturabhängigkeit... also mit einigen ps
>differenz - aber definitiv unter ns)
Hallo,
schau Dir mal das Timing von XOR Gattern kritisch und genau an was da
im Datenblatt steht, weit mehr als ps Unterschiede.
Bye
Matthias Hartl
| schau Dir mal das Timing von XOR Gattern kritisch und genau an was da
| im Datenblatt steht, weit mehr als ps Unterschiede.
Egal welchen Ansatz ich nun wähle, das Signal muß auf jeden Fall noch durch
einen 74er Logik-Baustein bzw. einen PLD (z.B. GAL16V8) wandern. Eine andere
Möglichkeit sehe ich nicht! Sind D-FF nun verlässlicher als XOR Gatter oder
kann man das überhaupt nicht generell sagen? Bei den PLDs dürfte die
Vorhersagbarkeit wahrscheinlich noch schlechter sein, oder?
Viele Grüße,
Matthias
Falk Brunner
news:3e1efb18$0$8291$9b62...@news.freenet.de...
> Egal welchen Ansatz ich nun wähle, das Signal muß auf jeden Fall noch
durch
> einen 74er Logik-Baustein bzw. einen PLD (z.B. GAL16V8) wandern. Eine
andere
> Möglichkeit sehe ich nicht! Sind D-FF nun verlässlicher als XOR Gatter
oder
> kann man das überhaupt nicht generell sagen? Bei den PLDs dürfte die
> Vorhersagbarkeit wahrscheinlich noch schlechter sein, oder?
Nicht wenn mans richtig macht. Generell sollte man schnelle ICs nehmen, denn
dann sind die absoluten Laufzeitdifferenzen (Skew) wesentlich kleiner.
Z.B. LV statt HC oder so.
So aus dem Bauch heraus würde ich sagen dass es besser ist, mittels zweier
FlipFlops die beiden Signale zu erzeugen, denn die sollten IMHO wesentlich
enger toleriert sein. Aber bitte zwei FlipFlops auf einem IC, nicht zweien.
Also 74xx74 oder so. Oder PLD.
--
MfG
Falk
Oliver Bartels
<ma...@altmuehlnet.de> wrote:
>Egal welchen Ansatz ich nun wähle, das Signal muß auf jeden Fall noch durch
>einen 74er Logik-Baustein bzw. einen PLD (z.B. GAL16V8) wandern. Eine andere
>Möglichkeit sehe ich nicht! Sind D-FF nun verlässlicher als XOR Gatter oder
>kann man das überhaupt nicht generell sagen?
Was man sagen kann: Neue 3,3V Logik (LVC, besser LVT)
ist im allgemeinen schneller als Uralt-LS-TTL (und auch als
ACT/ALS/FAST) ...
>Bei den PLDs dürfte die
>Vorhersagbarkeit wahrscheinlich noch schlechter sein, oder?
Die (richtigen ;-) PLD's sind heute sauschnell, viel schneller als
diskrete Logikgräber. Ich habe hier z.B. PLD's rumliegen, die mit
280MHz getaktet werden können und maximal 3,5 (kurzer Pfad)
bzw. 5,5ns (langer Pfad) für einen Durchgang haben.
Es gibt aber mittlerweile auch schon welche mit 400MHz ...
Die angegebenen Laufzeiten sind Maxima. Die Designsoftware
erlaubt zudem es, Pfade als kritisch zu spezifizieren.
Angesichts der o.g. Laufzeiten werden dann Abweichungen
zwischen zwei Ausgängen nur noch im Subnanosekunden-
bereich liegen, das reicht für schnödes PAL dann sicher ...
Man sollte allerdings irgendwo die Kirche im Dorf lassen.
Wir unterhalten uns hier um einen Spiele-PC und nicht um
einen Profi Fernseh PAL-Encoder. Bei ca. 225ns Periodendauer
des PAL Farbträgers sind für diese Anwendung 2ns Laufzeit-
unterschied sicher tolerierbar.
Was halt schlecht wäre: Uralt LS-TTL, und dann statt z.B. der
symmetrischen XOR oder Comparator Lösung ein invertiertes
Signal nur mit einem ewig lahmen Gatter zu bauen.
Und außerdem sollen die Studenten von heute vielleicht
morgen auch mal schnellere Systeme entwickeln, und da
schadet etwas Diskussion über solche Details nicht ...