Zerstoerung von CMOS ICs durch statische Aufladung ?
Jens Niemann
Muessen CMOS ICs wirklich elektronisch wie ein rohes Ei behandelt werden,
oder sind die in Buechern angegebenen Schutzmassnahmen nicht hoffnungslos
uebertrieben ?
Jedes CMOS IC hat doch eine interne Schutzbeschaltung aus Widerstaenden und
Dioden, die zu hohe Spannungen gegen Masse ableiten.
Gibt es noch Unterschiede zwischen einfachen Logikgattern und hochkomplexen
ICs?
Glaubt irgendjemand in dieser NG schon mal ein IC durch bloßes Beruehren
kaputtgeballert zu haben?
Wie verhält es sich mit dem Begriff Halbleiterstress, dem die ICs bei zu
hohen Spannungen trotz Schutzbeschaltungen ausgesetzt sind?
Fragen ueber Fragen
Jens Niemann
Holger Bruns
wrote:
>Jedes CMOS IC hat doch eine interne Schutzbeschaltung aus Widerstaenden und
>Dioden, die zu hohe Spannungen gegen Masse ableiten.
Die meisten CMOS-Bausteine sind gegen statische Elektrizität
hinreichend geschützt. Probleme kann es jedoch geben, wenn die
Eingangsspannung die Betriebsspannung deutlich über- oder
unterschreitet. Dann kann ein parasitärer Thyristor zünden, der den
Chip kurzschließt und durch hohe Ströme schlagartig aufheizt. Diesen
Latch-Up-Effekt überleben die Bauteile meistens nicht.
Holger
Rafael Deliano
> oder sind die in Buechern angegebenen Schutzmassnahmen nicht hoffnungslos
> uebertrieben ?
Massen melden, aber ich habe noch kein IC gesehen, von dem
ich die Vermutung hätte es wäre durch EMV bei normalem
Handling unter normalen Umgebungsbedingungen gestorben.
* anormale Bedingungen liegen vor, wenn jemand in Fertigung/
Prüffeld/Entwicklung einen robusten Kunstoff-Stoppel-Teppich
liegen hat und selber Entladungen spürt.
* einige hochprofessionelle Fertigungseinrichtungen
wie Förderbänder wirken oft wie Van-de-Graaff-Generatoren.
Ich kann mich an ein Problem mit digitalen CMOS-Gate Arrays
erinneren bei denen 20% Defekte in einer völlig statischen
DC-Testschaltung einige mA aus 5V zogen. Wir haben den
Hersteller verdächtigt, daß er uns die Dinger ungetestet
verkauft. Aussage des Herstellers: Problem mit der Maschine
die sie vom Tester in Stangen umfüllt. Wurde dann behoben.
* es gibt diskrete Bauteile die empfindlich sind.
Zur Zeit kann ich mich um kleine BS107 VMOS-Fets kümmern die
angeschlagen vom Bestücker aus Malaysia zürückkommen. Die haben
keine Schutzschaltung und sehr wenig Gatekapatzität.
Sie ziehen erheblichen Strom durchs Gate, aber sind noch so
munter, daß sie der Tester nicht sicher findet.
* bezüglich der Schnittstellen und Bedienelemente an den Geräten
sind allerdings höhere Anforderungen wegen ESD-Sicherheit
zu stellen als für Bauteile und Boards.
MfG JRD
Olaf Kaluza
>Muessen CMOS ICs wirklich elektronisch wie ein rohes Ei behandelt werden,
>oder sind die in Buechern angegebenen Schutzmassnahmen nicht hoffnungslos
>uebertrieben ?
Tja eine gute Frage. Wenn jeder es sagt muss ja was dran sein oder? :)
Andererseits habe ich selber noch nie was auf diese Weise kaputt
bekommen. Dabei arbeite ich zurzeit in einer Firma wo ich mir jeden
Tag mindestens fuenfmal ordentlich einen abhole wenn ich irgendwas
geerdetes anfasse. (muss wohl am Teppich liegen :-/)
>Jedes CMOS IC hat doch eine interne Schutzbeschaltung aus Widerstaenden und
>Dioden, die zu hohe Spannungen gegen Masse ableiten.
>Gibt es noch Unterschiede zwischen einfachen Logikgattern und hochkomplexen
>ICs?
Ich glaube es gab auch mal CMOS-Gatter ohne diese Dioden (A-Serie?)
Und es wird bestimmt auch ein paar Sachen geben wo die nicht
integriert wurden weil sie stoeren. (vielleicht 4007?)
Und dann gibt es ja auch noch einzelne Transistoren....
>Glaubt irgendjemand in dieser NG schon mal ein IC durch bloßes Beruehren
>kaputtgeballert zu haben?
Nein. Aber ich forder es auch nicht bewusst heraus.
Olaf
--
D.i.e.s.S. (K.)
Thomas Rehm
Du schriebst am 20.06.99 zum Thema "Re: Zerstoerung von CMOS ICs durch statische Aufladung ?":
> Die meisten CMOS-Bausteine sind gegen statische Elektrizität
> hinreichend geschützt. Probleme kann es jedoch geben, wenn die
> Eingangsspannung die Betriebsspannung deutlich über- oder
> unterschreitet. Dann kann ein parasitärer Thyristor zünden, der den
> Chip kurzschließt und durch hohe Ströme schlagartig aufheizt. Diesen
> Latch-Up-Effekt überleben die Bauteile meistens nicht.
Dies kann so nur im eingebauten und eingeschalteten Gerät auftreten.
Da Elektronik meist in ein Gehäuse eingebaut ist und die Ein- und
Ausgänge des Gerätes (hoffentlich) unempfindlicher gegen ESD sind,
sollte das nicht praxisrelevant sein.
Thomas.
--
Thomas Rehm
Du schriebst am 20.06.99 zum Thema "Zerstoerung von CMOS ICs durch statische Aufladung ?":
> Muessen CMOS ICs wirklich elektronisch wie ein rohes Ei behandelt
> werden, oder sind die in Buechern angegebenen Schutzmassnahmen nicht
> hoffnungslos uebertrieben ?
> Jedes CMOS IC hat doch eine interne Schutzbeschaltung aus
> Widerstaenden und Dioden, die zu hohe Spannungen gegen Masse
> ableiten.
Das ist richtig, jedoch können diese Schutzbeschaltungen meist
nur eine Energie ableiten, die 2000 Volt beim sog. Human Body
Model entsprechen (dabei wird ein Kondesator von einigen hundert
pF auf die entspr. Spannung aufgeladen und in Serie zu einigen
KiloOhm auf das Test-Objekt entladen - die genauen Werte weiß
ich nicht auswendig).
Und eine solche Entladung spürt man meist noch nicht einmal!
Die Grenze, wo man was spürt, liegt bei etwa 4 kV (?) und
die maximal auftretenden Spannungen können bis zu 25 kV!
betragen - z.B. wenn Du aus einem Audi aussteigst. ;-))
Daher fordern Automobilhersteller von ihren Zulieferern neuerdings
bis zu 25kV ESD-Festigkeit. Äh, von den gelieferten Baugruppen
meine ich, natürlich. (:
> Gibt es noch Unterschiede zwischen einfachen Logikgattern
> und hochkomplexen ICs?
Je kleiner die Strukturen, desto anfälliger gegen ESD (so das
Fachkürzel für "elektrostatische Entladung").
> Glaubt irgendjemand in dieser NG schon mal ein IC durch bloßes
> Beruehren kaputtgeballert zu haben?
Ja klar. Einmal habe ich einen (eingebauten) Baustein der
40er-CMOS-Reihe berührt und dabei gab es eine kräftige
Entladung über bestimmt einen halben Zentimeter. Anschließend
war das Bauteil kaputt.
Viel kritischer als eine *Zerstörung* eines Bauteils ist aber
die *Vorschädigung*, welche zu geringerer Lebensdauer führen
kann.
Dies ist gerade in der Elektronikfertigung ein Problem: Wenn
wegen ungenügender ESD-Maßnahmen statt 0,5 Prozent nun plötzlich
1 Prozent der Geräte (Konsumerwaren-Rating ;-) deswegen als
Garantiefall zurückkommt, so geht da bares Geld flöten! Daher
sind in der Fertigung (zumindest wo auf Qualität und geringe
Rückläuferzahl geachtet wird) immer ganz strenge ESD-Maßnahmen
einzuhalten.
Eigentlich gilt dies natürlich auch für alle angeschlossenen
Abteilungen, die Geräte entwickeln, testen oder reparieren
müssen. Ich habe jedoch von einer Weltfirma gehört, in deren
Entwicklungs-Abteilungen für ESD-Maßnahmen keine einzige
müde Mark investiert wird - und das, obwohl dort auch Serien-
geräte qualifiziert werden...
Das Thema ESD ist noch relativ neu, neuer als EMV - aber mit
immer kleiner werdenden IC-Strukturen und zugleich wachsendem
Qualitätsbewußtsein wird dieses Thema immer bedeutsamer.
Thomas.
--
Rafael Deliano
Die Story ist verbreitet:
die Industrie ist angeblich auf das Problem aufmerksam geworden,
nachdem sie die ersten CD4000 von RCA in Fertigungslinien
verbauten die vorher problemlos 7400 gemacht hatten.
Im RCA CD4000 Datenbuch von 1974 ( das waren "A", im 1983er
Datenbuch warens dann "B" ) findet sich die Bemerkung:
"One of the most frequently encountered handling and testing
problem with early MOS devices was failure of the gate oxide.
Although this problem existed during handling and testing of
devices prior to their installation in a circuit ... a solution
to the problem was necessary ..."
In dem Datenbuch ist aber schon Schutzbeschaltung und Festigkeit
gegen 1 - 2kV angegeben.
Zur Frage was besonders gefährdet ist: laut Texas Instruments 1990
0,3kV MOSFET-Transistor
1,8kV MOS Speicher
2,5kV digitale ICs
3,2kV CMOS-ICs
3,8kV Entwurfsziel
Angeblich waren bei TI 1987 40% aller EPROM-Rückläufer ESD-Schäden.
( 1990 dann nur noch 10% ).
Auch 1974 waren an MOS-ICs 33% der Ausfälle Oxid-Fehler.
Sollte aber das Gateoxid ein schwer beherrschbarer Prozeßschritt
sein, der nicht sicher testbar ist, dann ist es ungemein praktisch
es auf ESD durch Anwender zu schieben, wenn man nachher Loch im Oxid
findet.
MfG JRD
Marcel Trimpl
Jens Niemann schrieb in Nachricht <7kiot0$b38$1...@news.nordwest.net>...
>Hallo
>
>Muessen CMOS ICs wirklich elektronisch wie ein rohes Ei behandelt werden,
>oder sind die in Buechern angegebenen Schutzmassnahmen nicht hoffnungslos
>uebertrieben ?
>Jedes CMOS IC hat doch eine interne Schutzbeschaltung aus Widerstaenden und
>Dioden, die zu hohe Spannungen gegen Masse ableiten.
>ICs?
>kaputtgeballert zu haben?
>hohen Spannungen trotz Schutzbeschaltungen ausgesetzt sind?
>
>Fragen ueber Fragen
>
>Jens Niemann
>
>
kurze Antwort:
mir ist es bisher noch nicht gelungen einen Chip durchs
anfassen zu schiessen ...
wenn die ICs, die ich verwende einen gewissen Preis überschreiten, versuche
ich sie aber nicht zu betatschen.
ok... bis dann ... Marcel
Christian Treffler
> [Latch-Up]
>
> Da Elektronik meist in ein Gehäuse eingebaut ist und die Ein- und
> Ausgänge des Gerätes (hoffentlich) unempfindlicher gegen ESD sind,
> sollte das nicht praxisrelevant sein.
Leider doch. Wenn Du z.B. einen simplen Power-On-Reset baust, aus einem
Widerstand, einem Kondensator und einem CMOS-Schmitt-Trigger, dann hast
Du folgendes Problem: Beim Ausschalten des Geräts, fällt die
Versorgungsspannung sehr schnell ab, der Kondensator behält jedoch seine
Ladung => Am Schmitt-Trigger-Eingang liegt eine höhere Spannung, als am
Versorgungs-Spannungs-Pin => Latch-Up.
Deshalb sollte eine Schottky-Diode vom Eingang zur Versorgungsspannung
Pflicht sein.
CU,
Christian
Thomas Rehm
Ich sprach von ESD; Designfehler sind eine andere Kategorie.
Thomas.
--
Thomas Rehm
Du schriebst am 20.06.99 zum Thema "Re: Zerstoerung von CMOS ICs durch statische Aufladung ?":
> ich habe noch kein IC gesehen, von dem
> ich die Vermutung hätte es wäre durch EMV bei normalem
> Handling unter normalen Umgebungsbedingungen gestorben.
Das tückische an ESD ist nicht der schnelle Tod eines Halbleiters
sondern eine *unbemerkt* bleibende Vorschädigung, die erst beim
Kunden möglicherweise zum Ausfall führt.
Im nachhinein ist sowas teurer als von vorneherein nach dem
Stand der Technik zu produzieren.
Für Hobbybastler ist ESD (was übrigens nicht identisch ist
mit EMV) natürlich kaum ein Thema.
> Es werden sich hier zwar wieder die üblichen Bedenkenträger
> in Massen melden
Alles Heulsusen?
Thomas.
--
Thomas Schaerer
Es genuegt auch eine ganz gewoehnliche 1N4148-Si-Diode, wenn man
zwischen diesem Timernetzwerk und dem CMOS-Eingang noch einen
Widerstand in der Groessenordnung von 10 k-Ohm schaltet. So hat man
die Gewissheit, dass der kurzeitig moegliche Strom in den
Gate-Eingang, ausgeloest von den maximal 0.7 Volt durch diese 10 k-Ohm
soweit begrenzt wird, dass ein Latchup-Effekt unmoeglich sein wird.
Man muss noch unterscheiden, zwischen den Familien-CMOS-Bausteinen und
den eher exotischen Spezial-CMOS-Bausteinen. Die erstgenannten sind
meist sehr gut geschuetzt mit Dioden nach Vdd und Vss, dann kommt im
Eingangspfad in Serie ein Widerstand (weiss nicht wie gross der ist)
und dann nochmals das selbe Diodennetzwerk. Die zweitgenannten
CMOS-Bausteine sind eher schlecht geschuetzt.
Gruss
Thomas
--
#*#*#*#*#*#*#*#*#*#*#*#*#*#*#*#*#*#*#*#*#*#*#*#*#*#*#*#*#*#
* Thomas Schaerer >>> scha...@isi.ee.ethz.ch <<< ||| *
* Swiss Federal Institute of Technology Zurich, ETHZ ||| *
* Signal and Information Processing Laboratory ISI / | \ *
* Sternwartstr. 7 CH-8092 Zurich, Switzerland / | \ *
#*#*#*#*#*#*#*#*#*#*#*#*#*#*#*#*#*#*#*#*#*#*#*#*#*#*#*#*#*#
Manfred Winterhoff
<7kiot0$b38$1...@news.nordwest.net>...
> Hallo
>
> Muessen CMOS ICs wirklich elektronisch wie ein rohes Ei behandelt werden,
> oder sind die in Buechern angegebenen Schutzmassnahmen nicht hoffnungslos
> uebertrieben ?
I.A. halten CMOS-ICs schon einiges aus. Solange beim Anfassen
keine Funken fliegen...
Aber aufgrund der Angst beim Handling, geht man oft unnoetiges
Risiko ein:
Da gibt es Leute, die versuchen, den IC nur an den Kanten
anzufassen, bloss keinen Pin zu beruehren, und die auf keinen
Fall den Leitschaumstoff beruehren moechten, in dem der Chip
steckt. Wo sollte sich die statische Spannung aber abbauen
koennen ?
Also:
Pack voll drauf, beruehre zuerst den Leitschaumstoff,
dann alle Pins und halte den IC mit allen Pins beim Tragen.
Dann die Leiterplatte zum Einsetzen voll angrabschen (Masse
beruehren) und den IC einstecken.
Deine Haut ist leitend und sorgt ideal fuer den noetigen
Potentialausgleich.
Mir ist noch keiner kaputt gegangen, ausser BS170 Einzel-
transistoren.
--
Manfred Winterhoff
mawin at gmx.net
(remove NOSPAM if replying)
Rafael Deliano
> > ich die Vermutung hätte es wäre durch EMV bei normalem
> > Handling unter normalen Umgebungsbedingungen gestorben.
> Das tückische an ESD ist nicht der schnelle Tod eines Halbleiters
> sondern eine *unbemerkt* bleibende Vorschädigung, die erst beim
> Kunden möglicherweise zum Ausfall führt.
Wie ich geschrieben habe, kann das Loch im Oxid auch schon
Fertigungsfehler des Herstellers sein. Es ist nur praktisch
nachher zu sagen es war ESD.
Die heutzutage "verbesserte ESD-Festigkeit 4kV" bedeutet eben,
daß das Oxid besser wurde. Damit weniger Ausfall durch
Fertigungsfehler und durch ESD.
> von vorneherein nach dem Stand der Technik zu produzieren.
"Stand der Technik" bezüglich ESD gibt bei kleinen und mittleren
Herstellern ziemlich einheitlich nur zu Zynismus Anlaß.
Meist wird nur etwas Fetischismus mit den Armbändern betrieben,
weil wenn vom Kunden jemand zur Inspektion kommt sieht er dann,
daß hier offensichtlich etwas gegen ESD getan wird.
Prüft man die Sache dann mal nach, stellt man fest, daß die
Armbänder durch die rauhe Behandlung oft Kabelbruch haben.
Dann werden sie repariert und dabei oft der 1M-Widerstand gebrückt.
( Das ist besonders lustig, wenn jemand im Prüffeld an eingeschalteten
Geräten hantiert wo er z.B. bei Glassicherungen mit der anderen Hand
auf 220V langen kann ). Bei den Bodenmatten stellt man fest, daß
sie die Putzfrau irgendwann mal abgestöpselt hat und dies monatelang
niemand merkt.
Das Ganze wäre nur ernstzunehmen, wenn man "Schnalz-O-Meter"
aufstellen würde, wo man sich erden kann und die dann anzeigen
wieviel kV man los wurde. Ich hab sowas nur einmal bei Siemens gesehen
und das Ding war anscheinend auch selbstgebaut. ( Eine Schaltung findet
sich in Franzis-"Elektronik" 6/1997 ). Da Luftfeuchtigkeit, die Sorte
von Schuhen und Pullover die man trägt einen erheblichen Unterschied
macht ist nur eine derartige kontinuierliche Überwachung erfolg-
versprechend.
Es wird auch nicht besser werden, weil die Firmen in den letzten
Jahren vorzugsweise Qualitätssicherungsleute abgebaut haben und
das waren die Armband-Fetischisten. Man kann mit ESD-Tüten,
ESD-Behältern, ESD-Möbeln usw. eine Menge Geld verbraten. Man wird
aber von der Geschäftsleitung die Frage gestellt bekommen: was
spart das bei den Rückläufern ein ? Und da kann man eben nicht
die schlüssige Antwort geben, daß es sich rechnet.
MfG JRD
Georg Acher
In article <376E35E5...@t-online.de>, Rafael Deliano <Rafael_...@t-online.de> writes:
...
|> auf 220V langen kann ). Bei den Bodenmatten stellt man fest, daß
|> sie die Putzfrau irgendwann mal abgestöpselt hat und dies monatelang
|> niemand merkt.
Den ganzen ESD-Hilfsmittel-Kram koennte man sich sparen, wenn die Raumdesigner
nicht immer so tolle PVC-Mega-in-Design-Boeden verlegen wuerden. Ein billiger
Betonboden (da gibt's ja auch glatte Sorten) ist die beste ESD-Bodenmatte. Schaut
aber eben nicht so toll aus...
--
Bye
Georg Acher, ac...@in.tum.de
http://www.in.tum.de/~acher/
"Oh no, not again !" The bowl of petunias
Thomas Rehm
Du schriebst am 21.06.99 zum Thema "Re: Zerstoerung von CMOS ICs durch statische Aufladung ?":
> Den ganzen ESD-Hilfsmittel-Kram koennte man sich sparen, wenn die
> Raumdesigner nicht immer so tolle PVC-Mega-in-Design-Boeden verlegen
> wuerden. Ein billiger Betonboden (da gibt's ja auch glatte Sorten)
> ist die beste ESD-Bodenmatte.
...und dann muß man nur noch die Belegschaft vergattern, passende
Schuhe (Ledersohlen) zu benutzen und keine Synthetikpullis anzuziehen
und dieses und jenes...
Na, dann doch lieber das bißchen ESD, gestorben ist da noch keiner
dran und unschädlich ist es auch (sonst gäb es schon längst eine
Bürgerinitiative dagegen).
Thomas.
--
Das meine ich ernst! Hicks...
Thomas Rehm
Du schriebst am 21.06.99 zum Thema "Re: Zerstoerung von CMOS ICs durch statische Aufladung ?":
> "Stand der Technik" bezüglich ESD gibt bei kleinen und mittleren
> Herstellern ziemlich einheitlich nur zu Zynismus Anlaß.
(...)
> spart das bei den Rückläufern ein ? Und da kann man eben nicht
> die schlüssige Antwort geben, daß es sich rechnet.
Dies gilt so oder ähnlich für vieles, was als Fortschritt Richtung
Zuverlässigkeit und Qualität gilt: ISO 9000, ESD, EMV... Da werden
oft Dinge verlangt, die der "gesunde Menschenverstand" als Schwachsinn
ansieht.
Thomas.
--
Qualität ist, wenn's trotzdem funktioniert.
Rainer Knaepper
Moin Jens,
> Glaubt irgendjemand in dieser NG schon mal ein IC durch bloßes
> Beruehren kaputtgeballert zu haben?
Eins?
Die integrierten Schutzschaltungen sind, so vorhanden, in erster Linie
dazu gedacht, Überschwinger und Einstreungen, die im Betrieb
auftreten, unschädlich zu machen.
Es gibt inwischen eine Menge Steine, die speziell gegen ESD geschützt
sind, die Standardserien haben das imho aber weniger.
Gemein an den auftretenden Schäden ist, daß Bauteile nicht unbedingt
völlig im Eimer sind, sondern oft nur ein bisken kaputt gehen. Das
führt mal zu seltsamen, nicht reproduzierbaren Fehlfunktionen im
fertigen Produkt, mal aber auch zu hohen Ausfallraten kurz nach der
Garantiezeit....
Rainer
Uwe Hercksen
wrote:
>Muessen CMOS ICs wirklich elektronisch wie ein rohes Ei behandelt werden,
>oder sind die in Buechern angegebenen Schutzmassnahmen nicht hoffnungslos
>uebertrieben ?
Hallo,
das hängt nicht nur von der ESD Empfindlichkeit der Bauteile ab,
sondern auch von den Umgebungsbedingungen wie Luftfeuchtigkeit,
Fussbodenbelag, Schuhsohlenmaterial, Bekleidung, Sitzflächenmaterial
der Stühle.
>Jedes CMOS IC hat doch eine interne Schutzbeschaltung aus Widerstaenden und
>Dioden, die zu hohe Spannungen gegen Masse ableiten.
Diese interne Schutzbeschaltung soll ja das abfangen, was bei
angewendeten ESD Schutzmassnahmen noch an statischen Aufladungen
übrigbleibt.
>Glaubt irgendjemand in dieser NG schon mal ein IC durch bloßes Beruehren
>kaputtgeballert zu haben?
Wer fasst die Bauteile schon so an das er sagen kann: das Bauteil hat
vor dem Anfassen definitiv funktioniert, nach dem Anfassen definitiv
nicht mehr. Und wiederholt dieses Verfahren dann noch etliche Male.
Wenn 100 Geräte gebaut werden, die jeweils 100 ESD empfindliche
Bauteile enthalten und höchstens ein Gerät durch ESD ausfallen soll,
so muss die Wahrscheinlichkeit das ein Bauteil bei der Verarbeitung
einen ESD Schaden erleidet schon deutlich geringer als 1 : 10.000
sein.
Da jedes Bauteil evtl. mehrmals angefasst, gelötet, gemessen etc. wird
reicht 1 : 10.000 für eine einzelne Berührung noch nicht, da sollte es
schon eher 1 : 100.000 wenn nicht sogar 1 : 1000.000 sein.
Bye,
Uwe Hercksen
--------------------------------------------------
Elektronikwerkstatt Uni. Erlangen
Cauerstr. 5
D91058 Erlangen
Daniel Weiss
> Muessen CMOS ICs wirklich elektronisch wie ein rohes Ei behandelt werden,
> oder sind die in Buechern angegebenen Schutzmassnahmen nicht hoffnungslos
> uebertrieben ?
Ja, sind sie heute i.A.
> Jedes CMOS IC hat doch eine interne Schutzbeschaltung aus Widerstaenden und
> Dioden, die zu hohe Spannungen gegen Masse ableiten.
Ja. Bei Conrad bekommst Du die Dinger lose, ohne Leitmatte. Gelagert werden
sie in Plastikschubladen. Die 128 MB, die ich letztens gekauft habe, hat
mir der Händler in eine Plastiktüte gewickelt.
Alles optimale Bedingungen für statische Aufladung. Dennoch funktioniert
alles.
> Gibt es noch Unterschiede zwischen einfachen Logikgattern und hochkomplexen
> ICs?
Erstere sind billig, bei den anderen würde ich während des Berührens eine
Heizung oder einen Schuzkontakt einer Steckdose berühren.
> Glaubt irgendjemand in dieser NG schon mal ein IC durch bloßes Beruehren
> kaputtgeballert zu haben?
Vor ca. 10 Jahren hatte ich mal zwei paar 40irgendwas in einem Bausatz, die
sich tatsächlich durch berühren killen ließen.
> Wie verhält es sich mit dem Begriff Halbleiterstress, dem die ICs bei zu
> hohen Spannungen trotz Schutzbeschaltungen ausgesetzt sind?
?
Munter bleiben
Daniel
___ E-Mail __________ ___ Homepage ______ ___ Fax/Voice (24h/Tag) _______
mailto:d.w...@gmx.de http://come.to/alps Fax/VoiceBox: 040/6792909-33255
--
"Intel inside" - Diesen Warnaufkleber bitte nicht entfernen!
Uwe Bredemeier
Acher) wrote:
>
>Den ganzen ESD-Hilfsmittel-Kram koennte man sich sparen, wenn die Raumdesigner
>nicht immer so tolle PVC-Mega-in-Design-Boeden verlegen wuerden. Ein billiger
>Betonboden (da gibt's ja auch glatte Sorten) ist die beste ESD-Bodenmatte. Schaut
>aber eben nicht so toll aus...
>
Linoleum. Sieht nett aus, ist Ultrarobust und ist ein natürlicher
Werkstoff.
Auf die Tischplatten geklebt, Hartholzhante drum - hält für´s Leben.
Sah ich übrigens auch in der nagelneuen Fh Deggendorf in den Labors.
(auf dem Boden)
Gruß
Uwe
Edzard Egberts
Manfred Winterhoff schrieb in Nachricht
<01bebb4e$4d364cc0$Loca...@pppmw.joop.de>...
>Also:
>Pack voll drauf, beruehre zuerst den Leitschaumstoff,
>dann alle Pins und halte den IC mit allen Pins beim Tragen.
>Dann die Leiterplatte zum Einsetzen voll angrabschen (Masse
>beruehren) und den IC einstecken.
>Deine Haut ist leitend und sorgt ideal fuer den noetigen
>Potentialausgleich.
Genau so mache ich es auch: immer irgendwo den Finger 'drauf haben, dann
kann sich auch keine Spannung aufbauen.
>Mir ist noch keiner kaputt gegangen, ausser BS170 Einzel-
>transistoren.
Hey, das ist ein interessanter Ansatz - ich habe häufig Ärger mit den
Dingern, hatte aber bisher den Eindruck, daß sie temperaturempfindlich
sind und beim Löten krepieren.
Aber das muß sich ja nicht gegenseitig ausschließen!
Normalerweise bin ich mit ESD sehr vorsichtig - damit habe ich mir schon
vor 18 Jahren Portbausteine vom C64 geschossen und damals tat das noch
richtig weh (waren auch noch etwas teuerer)!
Wenn ich jetzt darüber nachdenke, muß ich allerdings sagen, daß mir so
etwas schon lange nicht mehr passiert ist. Ob das nun an meiner Vorsicht
liegt, oder die Bauteile besser geworden sind, könnte ich jetzt gar
nicht sagen.
Aber auch das schließt sich ja nicht gegenseitig aus.
Gruß,
Ed
Karl-Heinz Weiss
Jens Niemann (J.Ni...@nwn.de) writes:
>Glaubt irgendjemand in dieser NG schon mal ein IC durch blosses Beruehren
>kaputtgeballert zu haben?
Klar. Erst kuerzlich wieder passiert: ich wollte einen Stecker von der
seriellen Schnitstelle eines PC's abziehen. Beim Beruehren gab es eine
spuerbare Entladung. Anschliessend war die Schnittstelle mausetot.
Gruss,
Karl-Heinz Weiss
--
http://mvmpc9.ciw.uni-karlsruhe.de/
Rafael Deliano
> > sie die Putzfrau irgendwann mal abgestöpselt hat und dies monatelang
> > niemand merkt.
> nicht immer so tolle PVC-Mega-in-Design-Boeden verlegen wuerden. Ein billiger
> Betonboden (da gibt's ja auch glatte Sorten) ist die beste ESD-Bodenmatte. Schaut
> aber eben nicht so toll aus...
Betonboden wäre etwas drastisch.
Das Problem hier in München ist, daß die Elektronikfirmen alle in
Bürogebäuden hausen bei denen die Vermieter
Kunstoff-Stoppel-Teppichböden
verlegt haben. Nur an den Arbeitsplätzen selbst werden kleine
ESD-Bodenmatten ausgelegt.
Wenn die Leute also in den Räumen hin- und herlaufen laden sie sich
zwangsläufig auf.
Man könnte das Problem relativ billig angehen, indem man beim Einziehen
Linoleum über die ganze Fläche legt. Aber ESD ist immer so ein
Nachgedanke der zu spät kommt.
MfG JRD
Josef Wolf
> Thomas Rehm <Th....@T-ONLINE.de> wrote:
>
> > [Latch-Up]
> >
> > Da Elektronik meist in ein Gehäuse eingebaut ist und die Ein- und
> > Ausgänge des Gerätes (hoffentlich) unempfindlicher gegen ESD sind,
> > sollte das nicht praxisrelevant sein.
>
> Leider doch. Wenn Du z.B. einen simplen Power-On-Reset baust, aus einem
> Widerstand, einem Kondensator und einem CMOS-Schmitt-Trigger, dann hast
> Du folgendes Problem: Beim Ausschalten des Geräts, fällt die
> Versorgungsspannung sehr schnell ab, der Kondensator behält jedoch seine
> Ladung => Am Schmitt-Trigger-Eingang liegt eine höhere Spannung, als am
> Versorgungs-Spannungs-Pin => Latch-Up.
Ist das eine rein theoretische Ueberlegung, oder hast Du das
tatsaechlich in der Praxis beobachtet?
Zwar wuerde der par.Thyristor zuenden, da aber (wie Du ja selbst
schreibst) die Versorgungsspannung bereits abgefallen sein muss
(Voraussetzung fuer die Zuendung!) kann kein nennenswerter Strom
mehr fliessen. Der Eingang 'zuendet' ja lediglich den latch-up.
Der zerstoererische Strom fliesst aber von Gnd nach Vcc. Wenn
aber Vcc abgefallen ist, dann kann der Latch-Up-Strom nicht mehr
fliessen, ganz gleich, was Du am Eingang einspeisst.
Und tatsaechlich. Eine der von Motorola empfohlenen Massnahmen gegen
Latch-Up ist:
!! 6. Limit the available power supply current to the devices that are
!! subject to latch-up conditions. This can be accomplished by [...]
Auch eine Zerstoerung der internen Schutzdioden kann wohl kaum ein
Problem sein. Hast Du schon einmal hochgerechnet, wie schnell Vcc
einbrechen muss, um die zerstoererischen 20mA durch die interne
Schutzdiode durchzujagen? Ich sehe 2 Moeglichkeiten, das von Dir
beschriebene Problem zu provozieren:
1.) Du hast _viel_ zu wenige Stuetzkondensatoren. (in diesem Fall ist
aber der latch-up-der-resetschaltung-beim-abschalten eines Deiner
_kleinsten_ Probleme.
2.) Du verwendest einen Gold-Cap als Kondensator Deiner
Billig-Reset-Schaltung. In diesem Fall solltest Du Dir Gedanken
ueber Einsparmoeglichkeiten machen.
> Deshalb sollte eine Schottky-Diode vom Eingang zur Versorgungsspannung
> Pflicht sein.
Meinst Du wirlklich?
--
-- Josef Wolf -- j...@raven.inka.de -- Germersheim, Germany --
Thomas Schaerer
> On Sun, 20 Jun 1999 22:52:15 +0100, Christian Treffler <T...@gmx.de> wrote in <1dtpuhu.w9...@p188.aza.zet.net>:
>> Thomas Rehm <Th....@T-ONLINE.de> wrote:
>>
>> > [Latch-Up]
>> >
>> > Da Elektronik meist in ein Gehäuse eingebaut ist und die Ein- und
>> > Ausgänge des Gerätes (hoffentlich) unempfindlicher gegen ESD sind,
>> > sollte das nicht praxisrelevant sein.
>>
>> Leider doch. Wenn Du z.B. einen simplen Power-On-Reset baust, aus einem
>> Widerstand, einem Kondensator und einem CMOS-Schmitt-Trigger, dann hast
>> Du folgendes Problem: Beim Ausschalten des Geräts, fällt die
>> Versorgungsspannung sehr schnell ab, der Kondensator behält jedoch seine
>> Ladung => Am Schmitt-Trigger-Eingang liegt eine höhere Spannung, als am
>> Versorgungs-Spannungs-Pin => Latch-Up.
> Ist das eine rein theoretische Ueberlegung, oder hast Du das
> tatsaechlich in der Praxis beobachtet?
Das ist sehr leicht auch gedanklich nachvollziehbar. Angenommen das
5V-Netzteil ist durch die Schaltung so sehr belastet, dass beim
Abschalten, die Versorgung in z.B. 1/2 Sekunde runtergefahren ist. Das
Power-ON-Reset-RC-Glied hat aber eine Zeitkonstante von 1 Sekunde. Auf
diese Weise wird beim Absenken beider Spannungen im Moment des
Ausschalten, diejenige am Kondensator stets hoeher sein als die
Betriebsspannung. Ist bei diesem Ausschaltvorgang die
Kondensatorspannung zeitweise groesser als etwa 1 Volt gegenueber der
Betriebsspannung, kann der Latchupeffekt auftreten. Dabei wird der IC
zwischen Vdd und GND schlagartig niederohmig und die Restladung am
Ausgang des Netzteiles kann noch durchaus diesen IC in die ewigen
Elektronenjagdgruende befoerdern.
Das ganze Problem ist mit der Diode geloest, wenn man es so macht, wie
ich im letzten Posting geschrieben habe.
Nebenbei sei noch erwaehnt, dass die elegantere Loesung fuer einen
Power-ON-Reset der IC 7705 von TEXAS INSTRUMENTS ist. Der Aufwand ist
minimal.
Michael Linnemann
>> Deshalb sollte eine Schottky-Diode vom Eingang zur Versorgungsspannung
>> Pflicht sein.
>Meinst Du wirlklich?
Tatsaechlich dient die weniger dem Schutz gegen Latch-Up (das schein
mittlerweile ein eher theoretisches Problem geworden zu sein). An dieser
Stelle dient sie einfach dazu, den Reset-Kondensator beim Abfall der
Versorgungsspannung zuegig zu entladen, damit bei naechsten Hochfahren der
Spannung ein ordentlicher Reset stattfindet.
Gruss
Michael
Josef Wolf
> > Ist das eine rein theoretische Ueberlegung, oder hast Du das
> > tatsaechlich in der Praxis beobachtet?
> Das ist sehr leicht auch gedanklich nachvollziehbar.
So?
> Angenommen das
> 5V-Netzteil ist durch die Schaltung so sehr belastet, dass beim
> Abschalten, die Versorgung in z.B. 1/2 Sekunde runtergefahren ist. Das
> Power-ON-Reset-RC-Glied hat aber eine Zeitkonstante von 1 Sekunde.
1. Bedenke bitte, dass der Kondensator zusaetzlich durch die interne
Schutzdiode entladen wird, so dass er wesentlich schneller als in 1sec
entladen sein sollte.
2. Selbst wenn diese interne Schutzdiode nicht existent waere, so
haettest Du bei der beschriebenen Konstellation eine maximale
Spannungsdifferenz von 1.85V.
3. Es reicht eben _nicht_ aus, dass Vcc schneller faellt als die Spannung
am Eingang. Vielmehr muss Vcc so schnell fallen, dass noch ein
nennenswerter strom fliessen kann wenn die Zuendspannung erreicht
wird.
4. Eine Zeitkonstante von 1sec ist sehr grosszuegig bemessen.
> Auf
> diese Weise wird beim Absenken beider Spannungen im Moment des
> Ausschalten, diejenige am Kondensator stets hoeher sein als die
> Betriebsspannung.
Das ist unbestritten. Allerdings wird die interne Schutzdiode dafuer
sorgen, dass die Spannnungsdifferenz im Rahmen verbleibt. Dein
Kondensator ist doch hoffentlich nicht so gross, dass er das IC
verkokelt?
> Ist bei diesem Ausschaltvorgang die
> Kondensatorspannung zeitweise groesser als etwa 1 Volt gegenueber der
> Betriebsspannung, kann der Latchupeffekt auftreten.
Dazu muss eben diese Spannungsdifferenz aber erst gegeben sein. Nicht
umsonst hatte ich geschrieben:
- entweder hast Du zuwenige Stuetzkondensatoren.
- oder Du hast den Reset-Kondensator deutlich ueberdimensioniert.
Diese zwei Parameter entscheiden darueber, ob Deine
Versorgungsspannung so schnell absinkt, dass der Latsh-Up eintreten
kann _und_ einen Schaden verursachen kann.
Freilich ist eine Diode in solch einer Schaltung durchaus
gerechtfertigt. Die hat aber eher den Sinn, auch bei kurzen
Power-Off-Zyklen einen halbwegs sauberen reset sicherzustellen. Auch
kann ein gewisser Angstfaktor (bzgl Latchup) keinesfalls schaden. Aber
an dieser Stelle auf eine Shottky-Diode zu pochen grenzt IMHO an
Paranoia.
> Nebenbei sei noch erwaehnt, dass die elegantere Loesung fuer einen
> Power-ON-Reset der IC 7705 von TEXAS INSTRUMENTS ist. Der Aufwand ist
> minimal.
Ich bevorzuge max691/693. Da ist noch ein bisserl Batterie-Krimskrams
(den ich eh so gut wie immer benoetige[RTC,RAM]) gleich mit dabei.
Thomas Schaerer
> On 25 Jun 1999 08:08:41 +0100, Thomas Schaerer <scha...@isi.ee.ethz.ch> wrote in <37731...@pfaff.ethz.ch>:
>> Angenommen das
>> 5V-Netzteil ist durch die Schaltung so sehr belastet, dass beim
>> Abschalten, die Versorgung in z.B. 1/2 Sekunde runtergefahren ist. Das
>> Power-ON-Reset-RC-Glied hat aber eine Zeitkonstante von 1 Sekunde.
> 1. Bedenke bitte, dass der Kondensator zusaetzlich durch die interne
> Schutzdiode entladen wird, so dass er wesentlich schneller als in 1sec
> entladen sein sollte.
Ich weiss, allerdings haelt sich mein Vertrauen in diese Diode in Grenzen.
> 2. Selbst wenn diese interne Schutzdiode nicht existent waere, so
> haettest Du bei der beschriebenen Konstellation eine maximale
> Spannungsdifferenz von 1.85V.
Wie kommst Du exakt auf diesen Wert?
Wie sicher ist es, dass genau in diesem Fall der Gatestrom klein genug
bleibt um sicher (Worstcase) zu sein, dass kein Latchup auftritt.
Ich weiss, dass die CMOS-Familie CD4xxx (MC14xxx), weil sie am Eingang
ein integriertes Dioden-Widerstands-Dioden-Netzwerk enthaelt, bereits
sehr latchupimun ist. Ich schrieb eigentlich eher unberuecksichtigt
dazu betreffend aller CMOS-Schaltungen. Ich hatte schon mal mit
speziellen ICs zu tun, die eine sehr hohe Latchupempfindlichkeit
hatten. Man musste aufpassen wie der Teufel, dass der Latchup keine
Chance bekam.
> 3. Es reicht eben _nicht_ aus, dass Vcc schneller faellt als die Spannung
> am Eingang. Vielmehr muss Vcc so schnell fallen, dass noch ein
> nennenswerter strom fliessen kann wenn die Zuendspannung erreicht
> wird.
Das ist klar, wobei es bei der Geschwindigkeit einzig darum geht, dass
in einem Punkt eine recht grosse Spannungsdifferenz zustande kommt.
> 4. Eine Zeitkonstante von 1sec ist sehr grosszuegig bemessen.
Fuer einen Power-ON-Reset nicht unbedingt. Manchmal muss ein Reset aus
Gruenden der Stabilisierung anderer Schaltungsteile laenger wirken als
nur gerade bis die Betriebsspannung fuer die Logik-ICs voll da ist.
> Das ist unbestritten. Allerdings wird die interne Schutzdiode dafuer
> sorgen, dass die Spannnungsdifferenz im Rahmen verbleibt. Dein
> Kondensator ist doch hoffentlich nicht so gross, dass er das IC
> verkokelt?
Natuerlich nicht. Und wenn ich aus irgend einem Grund so ein
Teufelskondensator an dieser Stelle einsetzen wuerde, koennte ich
zwischen ihm und dem IC-Eingang zusaetzlich z.B. ein
10k-Ohm-Widerstand schalten und das Problem waere ebenfalls
geloest. 10k waere bei den hohen Eingaengswiderstaenden schliesslich
problemlos.
> Freilich ist eine Diode in solch einer Schaltung durchaus
> gerechtfertigt. Die hat aber eher den Sinn, auch bei kurzen
> Power-Off-Zyklen einen halbwegs sauberen reset sicherzustellen.
Das habe ich auch schon geschrieben.
> Auch kann ein gewisser Angstfaktor (bzgl Latchup) keinesfalls
> schaden.
Man kann dies auch positiver mit Worstcasedenken bezeichnen.
> Aber an dieser Stelle auf eine Shottky-Diode zu pochen
> grenzt IMHO an Paranoia.
Richtig, dies gilt es hoechstens dann zu ueberlegen, wenn mit
irgendwelchen schlecht oder gar nicht geschuetzten CMOS-ICs arbeitet.
Holger Bruns
<scha...@isi.ee.ethz.ch> wrote:
>> Aber an dieser Stelle auf eine Shottky-Diode zu pochen
>> grenzt IMHO an Paranoia.
>
>Richtig, dies gilt es hoechstens dann zu ueberlegen, wenn mit
>irgendwelchen schlecht oder gar nicht geschuetzten CMOS-ICs arbeitet.
Zum Beispiel mit AD-Wandlern, deren Eingänge gegen zu hohe Spannungen
geschützt werden müssen, um Latch up zu verhindern. Zwar kann man in
den Applikationen von Crystal immer sehen, daß man es mit
Schottkydioden machen sollte. Ich habe sie hingegen mit ganz normalen
Zener-Dioden kurzgeschlossen und galvanisch nicht von der ansteuernden
Schaltung getrennt. Dadurch können bei mir keine negativen Spannungen
an den Eingang gelangen. Das funktioniert genauso gut.
Holger
Ralf Laborenz
> Linoleum. Sieht nett aus, ist Ultrarobust und ist ein natürlicher
> Werkstoff.
> Auf die Tischplatten geklebt, Hartholzhante drum - hält für's
> Leben.
> Sah ich übrigens auch in der nagelneuen Fh Deggendorf in den
> Labors. (auf dem Boden)
Für ein paar Dollar mehr gibts das mit definierter Leitfähigkeit, wie ich
neulich im Katalog beim Fussbodenverleger meines Vertrauens gesehen habe.
Da ist dann 'nur' noch auf die Ableitung unter dem Belag zu achten. Aber
für zu Hause ist das etwas viel Aufriss ...
Gibt uebrigens ein nettes (hellblaues) Baendchen aus der VDE-Fachbuchreihe
zu dem Thema.
Ralf
--
Ralf Laborenz D-30161 Hannover
Josef Wolf
> Josef Wolf <j...@raven.inka.de> wrote:
> > On 25 Jun 1999 08:08:41 +0100, Thomas Schaerer <scha...@isi.ee.ethz.ch> wrote in <37731...@pfaff.ethz.ch>:
>
> >> Angenommen das
> >> 5V-Netzteil ist durch die Schaltung so sehr belastet, dass beim
> >> Abschalten, die Versorgung in z.B. 1/2 Sekunde runtergefahren ist. Das
> >> Power-ON-Reset-RC-Glied hat aber eine Zeitkonstante von 1 Sekunde.
> > 2. Selbst wenn diese interne Schutzdiode nicht existent waere, so
> > haettest Du bei der beschriebenen Konstellation eine maximale
> > Spannungsdifferenz von 1.85V.
>
> Wie kommst Du exakt auf diesen Wert?
Gehen wir mal von folgenden Annahmen(*) aus:
1. die Entladekurven entsprechen den Entladekurven von Kondensatoren.
2. Die Zeitkonstante TauKondensator(Tc) sei 2 sec
3. Die Zeitkonstante TauVersorgung(Tv) sei 1 sec
(In Deinem Beispiel waeren Tc und Tv jeweils um Faktor 10 kleiner,
aber mit meinen Werten laesst es sich etwas leichter rechnen)
Daraus koennen wir folgende Zusammenhaenge feststellen:
4. Tc==2*Tv
5. Uv==5V*e^(-t/Tv)
6. Uc==5V*e^(-t/Tc)==5V*e^(-t/2Tv)
Damit koennen wir fuer die Differenz zwischen diesen Spannungen
folgende Gleichung aufstellen:
7. Ud==Uc-Uv==5V*(e^(-t/2Tv)-e^(-t/Tv))
Diese Gleichung hat ihr Maximum bei:
8. t==-2*Tv*ln(1/2) Das ist bei ca. 1.386 sec
An dieser Stelle ist Uc==2.5V und Uv==1.25V. Die Differenz ist also
sogar noch kleiner als meine obige Grob-Schaetzung.
(BTW: ich bin denn doch leicht ueberrascht, dass so schoene runde
Zahlen herauskommen. Koennte bitte mal jemand meine doch etwas
angestaubten Rechenkuenste ueberpruefen?)
> Wie sicher ist es, dass genau in diesem Fall der Gatestrom klein genug
> bleibt um sicher (Worstcase) zu sein, dass kein Latchup auftritt.
Wie ich in diesem Thread schon einmal geschrieben hatte, ist der
Latchup als solcher nicht gefaehrlich. Gefaehrlich ist
lediglich der zerstoererische Strom, der von Gnd nach Vcc im
Latchup-Fall fliesst. Wie Du aber im obigen Beispiel siehst ist
zu diesem Zeitpunkt Vcc bereits derartig abgefallen, dass eine
Zerstoerung nicht ernsthaft in Betracht gezogen werden kann.
> Ich weiss, dass die CMOS-Familie CD4xxx (MC14xxx), weil sie am Eingang
> ein integriertes Dioden-Widerstands-Dioden-Netzwerk enthaelt, bereits
> sehr latchupimun ist. Ich schrieb eigentlich eher unberuecksichtigt
> dazu betreffend aller CMOS-Schaltungen.
Der Thread ging von einer Reset-Schaltung mit Smitt-Trigger aus,
da hatte ich erst 74HC14 oder aehnliches im Hinterkopf, weil ich
gewoehnlich bei solchen Gelegenheiten ebendiesen gerne verbaue.
> Ich hatte schon mal mit
> speziellen ICs zu tun, die eine sehr hohe Latchupempfindlichkeit
> hatten. Man musste aufpassen wie der Teufel, dass der Latchup keine
> Chance bekam.
Wie gesagt: Latchup beim _einschalten_ kann man bei schlechten Designs
oefter beobachten. Allerdings hatte ich auch da schon Faelle, dass der
Latchup mehrere _Minuten_ lang anstand, ohne dass das IC auch nur an
die ewigen Jagdgruende zu denken wagt. Ausschalten, abkuehlen,
einschalten -> laeuft wieder.
Dass ein Latchup von Sekundenbruchteilen beim Ausschalten
zerstoererisch sein sollte habe ich bislang wirklich noch nicht
erlebt. Deswegen hatte ich ja auch gefragt, ob Du das schon in der
Praxis beobachten konntest oder ob es sich um eine rein theoretische
Ueberlegung handelte.
> > 3. Es reicht eben _nicht_ aus, dass Vcc schneller faellt als die Spannung
> > am Eingang. Vielmehr muss Vcc so schnell fallen, dass noch ein
> > nennenswerter strom fliessen kann wenn die Zuendspannung erreicht
> > wird.
>
> Das ist klar, wobei es bei der Geschwindigkeit einzig darum geht, dass
> in einem Punkt eine recht grosse Spannungsdifferenz zustande kommt.
Max. 1.25V om obigen Beispiel. Und da sind noch nicht einmal die
Schutzdioden beruecksichtigt! Und noch einmal: diese
Spannungsdifferenz ist _nicht_ zerstoererisch. Erst der Strom
Gnd->Vcc wuerde toedlich wirken.
> > 4. Eine Zeitkonstante von 1sec ist sehr grosszuegig bemessen.
> Fuer einen Power-ON-Reset nicht unbedingt. Manchmal muss ein Reset aus
> Gruenden der Stabilisierung anderer Schaltungsteile laenger wirken als
> nur gerade bis die Betriebsspannung fuer die Logik-ICs voll da ist.
1. eine derartige Reset-Schaltung wird fast nur in Trivialschaltungen
verwendet. Da ist die Stabilisierung anderer Schaltungsteile nur
aeusserst selten von Relevanz, da zumeist keine weiteren
Schaltungsteile vorhanden.
2. Dir ist doch klar, dass es einen Unterschied macht, ob man
1k*1000uF oder 1M*1uF einsetzt. Welche Auswirkung diese
Entscheidung bzgl interner Schutzdiode hat, ist Dir doch
ebenfalls klar? Im ersten Fall fliegt Dir die Schutzdiode um die
Ohren noch bevor das IC auch nur auf die Idee kommt, dass es sowas
wie Latchup ueberhapt gibt. Im zweiten Fall sorgt die Schutzdiode
dafuer, dass der Latchup vermieden wird.
In diesem Sinne war folgender Absatz gemeint:
> > Das ist unbestritten. Allerdings wird die interne Schutzdiode dafuer
> > sorgen, dass die Spannnungsdifferenz im Rahmen verbleibt. Dein
> > Kondensator ist doch hoffentlich nicht so gross, dass er das IC
> > verkokelt?
[ ... ]
> > Auch kann ein gewisser Angstfaktor (bzgl Latchup) keinesfalls
> > schaden.
>
> Man kann dies auch positiver mit Worstcasedenken bezeichnen.
Mir kommt es eher wie Paranoia vor...
Anmerkungen:
(*) Natuerlich haben diese Annahmen ihre Grenzen:
- Uv wird wohl kaum einer Kondensator-Entladekurve folgen. Aber da
keine weiteren Schaltungsdetails bekannt sind, ist das die einzige
Annahme bzgl Uv , die ich treffen kann.
- Uc wird auch nicht einer Kondensator-Entladekurve folgen, da Uv
ja nicht schon bei t==0 auf 0V abfaellt.
- Andererseits wurden die Schutzdioden komplett ignoriert. Die
koennen immerhin 20mA (kurzzeitig sogar sehr viel mehr) ab. Wenn
Du den Reset-Kondensator nicht hoffnungslos ueberdimensioniert
hast, dann helfen die mit, Uc schneller abzubauen.
Thomas Schaerer
>> Wie sicher ist es, dass genau in diesem Fall der Gatestrom klein genug
>> bleibt um sicher (Worstcase) zu sein, dass kein Latchup auftritt.
> Wie ich in diesem Thread schon einmal geschrieben hatte, ist der
> Latchup als solcher nicht gefaehrlich. Gefaehrlich ist
> lediglich der zerstoererische Strom, der von Gnd nach Vcc im
> Latchup-Fall fliesst.
Jaaaaa, das weiss ich natuerlich auch! Dieser parasitaere Thyristor
wird aber an seinem ebenso parasitaeren Gate, und das entspricht dem
IC-Eingang, gezuendet. Die Zuendung kann nur dann erfolgen, wenn der
Gatestrom das Mass ueberschreitet, wo die Basisstroeme in den
kreuzgekoppelten PNP- und NPN-Transistoren, welche erst diesen
Thyristor ausmachen, die Selbshaltung (Latchup) bewirken.
> Wie Du aber im obigen Beispiel siehst ist zu diesem Zeitpunkt Vcc
> bereits derartig abgefallen, dass eine Zerstoerung nicht ernsthaft
> in Betracht gezogen werden kann.
Das ist richtig, wenn man es eben auf Familien-CMOS-ICs beschraenkt.
>> Ich weiss, dass die CMOS-Familie CD4xxx (MC14xxx), weil sie am Eingang
>> ein integriertes Dioden-Widerstands-Dioden-Netzwerk enthaelt, bereits
>> sehr latchupimun ist. Ich schrieb eigentlich eher unberuecksichtigt
>> dazu betreffend aller CMOS-Schaltungen.
> Der Thread ging von einer Reset-Schaltung mit Smitt-Trigger aus,
> da hatte ich erst 74HC14 oder aehnliches im Hinterkopf, weil ich
> gewoehnlich bei solchen Gelegenheiten ebendiesen gerne verbaue.
Ist bei mir aehnlich. Und warum bei mir die Diode reinkommt, hat den
Grund der schnellen Entadung beim Ausschalten des Geraetes, damit bei
der Wiedereinschaltung der Reset mit der gleichlangen Impulsdauer
wirken kann.
>> Ich hatte schon mal mit
>> speziellen ICs zu tun, die eine sehr hohe Latchupempfindlichkeit
>> hatten. Man musste aufpassen wie der Teufel, dass der Latchup keine
>> Chance bekam.
> Wie gesagt: Latchup beim _einschalten_ kann man bei schlechten Designs
> oefter beobachten.
Es gibt auch Faelle wenn Eingangssignale ueber- oder unterschwingen
als Folge _zu_ schlechter impedanter Anpassung. Ich betone _zu_, weil
eine exakte, wegen zu hoher Belastung des Ausganges, meist sowieso
nicht moeglich ist.
> Allerdings hatte ich auch da schon Faelle, dass der Latchup mehrere
> _Minuten_ lang anstand, ohne dass das IC auch nur an die ewigen
> Jagdgruende zu denken wagt. Ausschalten, abkuehlen, einschalten ->
> laeuft wieder.
Wobei der Chip trotzdem beschaedigt sein kann und sich dies erst
spaeter herausstellt.
> Dass ein Latchup von Sekundenbruchteilen beim Ausschalten
> zerstoererisch sein sollte habe ich bislang wirklich noch nicht
> erlebt.
Dies kann dann geschehen, wenn der parasitaere Thyristor im
gezuendeten Zustand sehr niederohmig ist, - vielleicht eher bei den
74HC-Familien und das Netzteil und ganz besonders ein Elko genuegend
Power bietet.
> Deswegen hatte ich ja auch gefragt, ob Du das schon in der Praxis
> beobachten konntest oder ob es sich um eine rein theoretische
> Ueberlegung handelte.
Ich hatte schon Zerstoerungen im Minutenbereich beobachtet.
Vorsicht ist vor allem dann geboten, wenn CMOS-Ein- und -Ausgaenge von
aussen bedienbar sind!!!
>> > 3. Es reicht eben _nicht_ aus, dass Vcc schneller faellt als die Spannung
>> > am Eingang. Vielmehr muss Vcc so schnell fallen, dass noch ein
>> > nennenswerter strom fliessen kann wenn die Zuendspannung erreicht
>> > wird.
>>
>> Das ist klar, wobei es bei der Geschwindigkeit einzig darum geht, dass
>> in einem Punkt eine recht grosse Spannungsdifferenz zustande kommt.
> Max. 1.25V om obigen Beispiel. Und da sind noch nicht einmal die
> Schutzdioden beruecksichtigt! Und noch einmal: diese
> Spannungsdifferenz ist _nicht_ zerstoererisch. Erst der Strom
> Gnd->Vcc wuerde toedlich wirken.
1.25V sind nur deshalb unkritisch, weil die Spannung zum Zuenden des
parasitaeren Thyristors mindestens 0.7V betraegt und nun liegt eine
Spannung von 1.25V-0.7V am internen Seriewiederstand des integrierten
Dioden-Widerstand-Dioden-Schutznetzwerk. Der daraus resultierende
Gatestrom ist zu klein, fuer die Zuendung des Thyristors.
Ohne diesen sinnvollen Seriewiderstand waere die
Zuendungsangelegenheit betraechtlich kritischer!
Der Hersteller solcher ICs versucht zusaetzlich die Latchupsensivitaet
zu reduzieren, in dem er die Verstaerkung, der im Thyristor
kreuzgekoppelten Transistoren moeglichst klein haelt.
> 2. Dir ist doch klar, dass es einen Unterschied macht, ob man
> 1k*1000uF oder 1M*1uF einsetzt. Welche Auswirkung diese
> Entscheidung bzgl interner Schutzdiode hat, ist Dir doch
> ebenfalls klar?
Netuerlich.
> Im ersten Fall fliegt Dir die Schutzdiode um die Ohren
Auch klar. Aber auch schon bei kleinen Elkos schalte ich noch einen
kleinen Widerstand in Serie und einen in Richtung Gate. Naja, ich muss
bei meinen Schaltungen auch nicht auf den Millirappen schauen und so
darf ich mir halt noch etwas Worstcasedenken, ach nein das heisst ja
Paranoika, leisten.... ;-)))
> - Andererseits wurden die Schutzdioden komplett ignoriert. Die
> koennen immerhin 20mA (kurzzeitig sogar sehr viel mehr) ab. Wenn
> Du den Reset-Kondensator nicht hoffnungslos ueberdimensioniert
> hast, dann helfen die mit, Uc schneller abzubauen.
Das ist richtig. Aber wie schon gesagt, wenn ich nicht so auf den
Millirappen schauen muss, spare ich mir auch etwas das Vertrauen in
die internen Dioden. ;-)))