Der Aufgabenbereich umfasst:
- Mitarbeit / Review von Spezifikationen
- Design von VHDL Komponenten (RTL) gemäß Spezifikation
- Erstellung von VHDL Testbenches
- Simulation & Validierung von VHDL Modulen
- Modellbildung und Simulation mit Matlab/Simulink
- Erstellung von Dokumentation: Design-Beschreibung, Testprozeduren,
Testreports
- Entwicklung von Embedded Software
Voraussetzung:
- Erfahrung in der Entwicklung & Simulation von VHDL Modulen
- gute VHDL Kentnisse
- gute Kenntnisse in C oder C++
- guter Umgang mit den Tools Xilinx ISE, Mentor HDL Designer, Modelsim
- Kenntnisse der Software Matlab (Simulink)
- gute Englischkenntnisse
Es besteht ggf. die Möglichkeit, eine Diplomarbeit durchzuführen. Bitte
richten Sie Ihre Bewerbung an vo...@hhi.fraunhofer.de