金枪鱼之夜：从 RTL 到 SoC

[Yipeng Liu]

Hi Tunars,

Verilog 是一个邪恶的语言，从一开始就为了让自己背上沉重的历史包袱而设计。设计者们定义出宽泛的仿真语意，同时 EDA 大厂们分别定义出 NDA 的“可综合”的无明确语意子集，并将错误的设计范式强加给世人。Sequencer 是本周五（将）被路由到 TUNA 附近的摸鱼怪，一直在和数字电路搏斗，以致于 PhD 毕业困难，本周六想和 TUNA 的前辈们学习一下数字电路，加速毕业/肄业。Sequencer 将会在本次 Tunight 中试图颠覆 Verilog 强加于设计者的设计范式（绝对不是传销某基于 Scala 的电路设计语言），试图想大家忽悠清楚更加本质的数字电路设计方法学。（而且绝对不会放送打黑工广告 🚩🚩🚩）

活动信息：

• 主讲人：刘玖阳
• 时间：2021/10/23（周六） 19:00 UTC +08:00
• 活动形式：线下 + 线上会议 + 直播
• 地点：三教 1201
• 线上会议：Zoom 991 1797 4376 密码 211023
• 直播链接：开始后公布

欢迎一起来玩！

--

Yipeng Liu

[Justin Wong]

没看懂这次要讨论啥，求减少黑话使用。

Sequencer 是主讲人吗？摸鱼怪是啥？

“某基于 Scala 的电路设计语言” 看起来这个才是这次要讨论的主题？它的名字是啥？

--

Justin Wong

--

您收到此邮件是因为您订阅了Google网上论坛上的“TUNA 主邮件列表”群组。

要退订此群组并停止接收此群组的电子邮件，请发送电子邮件到tuna-general...@googlegroups.com。

要在网络上查看此讨论，请访问https://groups.google.com/d/msgid/tuna-general/TYWP286MB220221380203D74A504F9A16EABC9%40TYWP286MB2202.JPNP286.PROD.OUTLOOK.COM。

[Fire Root Hacker]

灰常棒！~狠期待！~

掌声走起~

Justin Wong <i...@bigeagle.me> 于2021年10月18日周一 上午11:57写道：

要在网络上查看此讨论，请访问https://groups.google.com/d/msgid/tuna-general/0985dc3f-5d6c-4612-ab07-c1ba50e1ec51%40www.fastmail.com。

--

Rudy

微信：facenano / Telegram@fireroothacker

主页：https://fireroothacker.86p.net

暗网邮箱：

fireroo...@gtfcy37qyzor7kb6blz2buwuu5u7qjkycasjdf3yaslibkbyhsxub4yd.onion

[Pengcheng Xu]

這個文體自喵喵開創以來是要成為 tunight 簡介標準文體？

Yours,

-- 

Pengcheng Xu

https://jsteward.moe

要在网络上查看此讨论，请访问https://groups.google.com/d/msgid/tuna-general/CALUmxUvK49BSQLHz1RaHFUuA2mCXZNz2%3DeD%2BAkmKcwVkFsR%2BnQ%40mail.gmail.com。

[Wang Kang]

尝试补充一下:

Liu "Sequencer" Jiuyang

是最大的开源的RISC-V实现Rocket Chip / Chisel 的维护者

https://github.com/chipsalliance/rocket-chip

--
Wang Kang

On Mon, 18 Oct 2021, Justin Wong wrote:

> 没看懂这次要讨论啥，求减少黑话使用。
> Sequencer 是主讲人吗？摸鱼怪是啥？
>
> “某基于 Scala 的电路设计语言” 看起来这个才是这次要讨论的主题？它的名字是啥？
>
> --
> Justin Wong
>
> On Mon, Oct 18, 2021, at 11:01, Yipeng Liu wrote:
> > Hi Tunars,
> >

> > Verilog 是一个邪恶的语言，从一开始就为了让自己背上沉重的历史包袱而设计。设计者们定义出宽泛的*仿真*语意，同时 EDA 大厂们分别定义出 * NDA* 的“可综合”的*无明确语意*子集，并将*错误的*设计范式强加给世人。Sequencer 是本周五（将）被路由到 TUNA 附近的摸鱼怪，一直在和数字电路搏斗，以致于 PhD 毕业困难，本周六想和 TUNA 的前辈们学习一下数字电路，加速毕业/肄业。Sequencer 将会在本次 Tunight 中试图颠覆 Verilog 强加于设计者的设计范式（绝对不是传销某基于 Scala 的电路设计语言），试图想大家忽悠清楚更加本质的数字电路设计方法学。（而且绝对不会放送打黑工广告 🚩🚩🚩）
> >
> > 活动信息：
> > * 主讲人：刘玖阳
> > * 时间：2021/10/23（周六） 19:00 UTC +08:00
> > * 活动形式：线下 + 线上会议 + 直播
> > * 地点：三教 1201
> > * 线上会议：Zoom 991 1797 4376 密码 211023
> > * 直播链接：开始后公布
> >
> >
> > 欢迎一起来玩！
> >
> > --
> > Yipeng Liu