Icestudio Modulo Transmisión Tx siguiendo apuntes Obijuan

413 views
Skip to first unread message

Jose Pico

unread,
May 8, 2017, 6:49:00 PM5/8/17
to FPGAwars: explorando el lado libre
Hola.

Os adjunto un pequeño  módulo de Tx realizado en Icestudio basándome en los apuntes de Obijuan.

He realizado el módulo y probado  enviando el caracter K de forma continua.

He usado un programa "Tera Term" ( equivalente al hiperterminal de windows )  para capturar el caracter "K" enviado por la FPGA de forma continua.
He utilizado un adaptador chino que compré USB to TTL que al instalarlo me lo reconoce como un  COM25.
He usado el PMOD1 y GND para conectar desde la FPGA hasta el USB.



Adjunto Ejemplos y módulos usados en Icestudio así como pequeño vídeo aclaratorio.
Saludos 



Baud_Config.ice
Shift.ice
TX.ice
Ejem2 TX.ice
Ejem2 TX.MOV

Juan Gonzalez Gomez

unread,
May 9, 2017, 3:07:06 AM5/9/17
to FPGA-WARS: explorando el lado libre
Genial! Gracias por compartir! :-)

--
Has recibido este mensaje porque estás suscrito al grupo "FPGAwars: explorando el lado libre" de Grupos de Google.
Para cancelar la suscripción a este grupo y dejar de recibir sus mensajes, envía un correo electrónico a fpga-wars-explorando-el-lado-libre+unsubscribe@googlegroups.com.
Para publicar en este grupo, envía un correo electrónico a fpga-wars-explorando-el-lado-li...@googlegroups.com.
Visita este grupo en https://groups.google.com/group/fpga-wars-explorando-el-lado-libre.
Para ver esta conversación en el sitio web, visita https://groups.google.com/d/msgid/fpga-wars-explorando-el-lado-libre/c5305cbf-ff0e-4244-8f62-107d34d8b632%40googlegroups.com.
Para acceder a más opciones, visita https://groups.google.com/d/optout.

Jesús Arroyo

unread,
May 9, 2017, 4:58:00 AM5/9/17
to FPGAwars: explorando el lado libre
Muy chulo Jose!! :D

Un par de comentarios:
  • El chip FTDI de la placa Icestick (y de la IceZUM Alhambra) tienen dos interfaces serie. La 0 se utiliza para descargar el bitstream y la 1 está disponible para otros usos. Por ejemplo, en tu caso puedes utilizar directamente el pin TX en Icestudio y podrás comunicarte directamente con la FPGA a través del la segunta interfaz del FTDI.
  • He visto que estás utilizando los baudios 115000, en vez de la velocidad estándar 115200. No parece ser un problema grave pero podría quizá añadir ruido en las comunicaciones por desincronización.

Un saludo!

Ejem2 TX.png

Jose Pico

unread,
May 9, 2017, 5:33:35 AM5/9/17
to FPGAwars: explorando el lado libre
Hola Jesús:

Mil Gracias.

El martes, 9 de mayo de 2017, 10:58:00 (UTC+2), Jesús Arroyo escribió:
Muy chulo Jose!! :D

Un par de comentarios:
  • El chip FTDI de la placa Icestick (y de la IceZUM Alhambra) tienen dos interfaces serie. La 0 se utiliza para descargar el bitstream y la 1 está disponible para otros usos. Por ejemplo, en tu caso puedes utilizar directamente el pin TX en Icestudio y podrás comunicarte directamente con la FPGA a través del la segunta interfaz del FTDI.
            Respuesta: Tienes razón, el tema es que lo intenté pero cuando pincho la icestick en Administrador de dispositivos de windows no veo que me cree ningún COMx nuevo   por lo que no he podido configurarlo en mi programa TeraTerm para poder capturar los datos. Por eso recurrí al adaptador USB to TTL  que me lo reconoce como COM25 y este si lo puedo configurar. El tema es que no me crea el interface1, veo el interface0 pero no el 1. Debo tener el driver mal cargado o algo, pero no tengo claro el porqué.


  • He visto que estás utilizando los baudios 115000, en vez de la velocidad estándar 115200. No parece ser un problema grave pero podría quizá añadir ruido en las comunicaciones por desincronización.
           Simplemente es un error al poner los datos. Probé con otras velocidades y parece funcionar  

Jesús Arroyo

unread,
May 9, 2017, 5:45:06 AM5/9/17
to FPGAwars: explorando el lado libre
Buenas Jose:

Prueba a configurar el driver de la Interfaz 1 con Zadig. Puedes lanzar este programa desde Icestudio con Tools > Drivers > Enable. Seleccionas la Interfaz 1 y reemplazas el driver por FTUSB o win32usb (los digo de memoria :S). Luego reconecta la placa y prueba a ver si lo detecta correctamente. Quizá alguno de los drivers te permita utilizar esa interfaz serie.

Un saludo.

Jose Pico

unread,
May 9, 2017, 5:50:38 AM5/9/17
to FPGAwars: explorando el lado libre
Hola Jesús:

He usado Zadig y he añadido el driver de la Interfaz1, es cierto que ahora me aparece al pinchar mi Icestick pero sigo sin tener un COMx asociado.
Estos temas de Drivers, me vuelven loco, jejejeje.
Saludos y Gracias

Jesús Arroyo

unread,
May 9, 2017, 5:57:43 AM5/9/17
to FPGAwars: explorando el lado libre
Ya... en Windows el tema de los drivers es un poco complejo.

De todas formas si algún usuario de Windows hace pruebas con la Interfaz 1 y encuentra la mejor manera de configurarlo para comunicaciones serie que lo comente en la lista ;)

Un saludo.

Jose Pico

unread,
May 9, 2017, 6:18:59 AM5/9/17
to FPGAwars: explorando el lado libre
OK Mil Gracias

Eladio Delgado

unread,
May 9, 2017, 7:17:20 AM5/9/17
to fpga-wars-explora...@googlegroups.com
Hola Jose,

Intenta este procedimiento por si es un problema con el driver de dispositivo compuesto (copio y pego de otro hilo donde se comentó):

  • En el administrador de dispositivos buscar el "Dispositivo Compuesto USB" que corresponde a la placa (clic derecho->propiedades->Detalles, en el desplegable buscar "Descripción del dispositivo notificada por el bus". Debe aparecer "IceZUM Alhambra v1.1...". Si es la Icestick pondrá "Lattice FTUSB Interface Cable"
  • Cuando se localiza el dispositivo compuesto que corresponde a la placa, clic derecho->Desinstalar.
  • Desconectar la placa y reiniciar el PC
  • Conectar la placa, se reinstará automáticamente del driver de Microsoft.

Saludos, Eladio




OK Mil Gracias
Hola Jesús:

Mil Gracias.
Para publicar en este grupo, envía un correo electrónico a fpga-wars-explorando-el-lado-lib...@googlegroups.com.

--
Has recibido este mensaje porque estás suscrito al grupo "FPGAwars: explorando el lado libre" de Grupos de Google.
Para cancelar la suscripción a este grupo y dejar de recibir sus mensajes, envía un correo electrónico a fpga-wars-explorando-el-lado-libre+unsubscribe@googlegroups.com.
Para publicar en este grupo, envía un correo electrónico a fpga-wars-explorando-el-lado-li...@googlegroups.com.
Visita este grupo en https://groups.google.com/group/fpga-wars-explorando-el-lado-libre.
Para ver esta conversación en el sitio web, visita https://groups.google.com/d/msgid/fpga-wars-explorando-el-lado-libre/d4d25198-4152-4c66-889b-c57b8b091df5%40googlegroups.com.

Jose Pico

unread,
May 9, 2017, 7:19:54 PM5/9/17
to FPGAwars: explorando el lado libre

He instalado desde Zadig  el USB Serial (CDC)  ( hay una opción de instalar WCID driver que no se que significa)


Instalando este driver si me crea un puerto pero me lo marca como un error diciendo que no arranca.


Saludos y Gracias



El martes, 9 de mayo de 2017, 11:45:06 (UTC+2), Jesús Arroyo escribió:

Democrito

unread,
May 9, 2017, 8:57:02 PM5/9/17
to FPGAwars: explorando el lado libre
Hola José,

No sé por qué razón Zadig no instala bien el driver para puertos virtuales series en Windows, entonces no has de utilizarlo para este propósito. Sólo has de hacer lo que verás a continuación para que vaya bien y son pasos muy simples y sencillos. Procura estás conectado a Internet cuando lo hagas, por si a Windows le da por verificar algo sobre los drivers y quiere asegurarse mirando la base de datos en la nube.

Has de desinstalar todo lo que te haya creado Zadig, y te ha de quedar como si fuese la primera vez que fueses a intentarlo. Zadig sólo has de usarlo para instalar el driver libusb en el interface 0, es decir, para poder cagar el bitstream en la FPGA. Para desinstalar todo lo demás que se haya creado has de pulsar con el botón derecho del ratón sobre el/los driver/s a desinstalar. Y te ha de quedar algo como esta imagen:


Hecho esto, entonces enchufas y desenchufas, y como por arte de magia debería de arreglarse todo y aparecer esto:


He probado tu circuito y funciona bien, bueno, me da un error cada 13 caracteres, pero eso ya lo verificaremos más adelante.


Tomé como "terminal serie" el que trae el editor de Arduino, que es lo más a mano que tengo.


Saludos y suerte!

Jose Pico

unread,
May 10, 2017, 3:55:42 AM5/10/17
to FPGAwars: explorando el lado libre
He probado un poco todo y  no hay forma!
jjjejejejeje

El ejemplo TX  a mí no me dio errores pero de todas formas hay cosas a mejorar, entiendo que habría que sincronizar la señal de reloj de los baudios con  la 
señal de carga y eso mejoraría el tema, así como intentar evitar que se cargue antes  terminar la transmisión de un dato ya que le pillaría en medio y podría leerse un dato incorrecto.
El ejemplo carga cada 50 ms si se aumenta el tiempo o la velocidad de los baudios seguro que mejora, debe haber un punto de equilibrio.

Saludos y estamos en contacto

Democrito

unread,
May 10, 2017, 4:17:32 AM5/10/17
to FPGAwars: explorando el lado libre
Si te sigue sin funcionar, puedes probar a instalar el driver del FTDI, de la siguiente manera:

(Estoy en un ordenador muy antiguo y sin FPGA, así que voy en modo "recordar")

Ves a esta web y una vez esté allí baja un poco hasta ver lo siguiente: http://www.ftdichip.com/Drivers/D2XX.htm


Elige la opción qué más te convenga (1 ó 2), te descargarás un zip y dentro irán unos drivers. Descomprimes esos archivos es una carpeta normal.

Vuelves al panel de control y has de hacer clic con el botón derecho al driver que te dé error y le dices que quieres instalar el driver manualmente. Le das la dirección de donde está y en principio eso sería todo.

Por si las moscas, prueba a desenchufar y volver a enchufar tu Alhambra ó Icestick, hasta que te salga el puerto COM sin signo de admiración.

Este modo es un poco lioso. Cuando hace muchos meses me estuve peleando con este tema probé muchas cosas, hasta que al final funcionó. Lo que no recuerdo bien es si al reinstalar este driver que te comento fue dándole a donde me salía el signo de admiración o a donde pone "USB converter B". La cuestión es que desde entonces no volví a tener problemas.

Recuerda desenchufar y volver a enchufar para verificar si se realizan los cambios.

Jose Pico

unread,
May 10, 2017, 6:57:10 PM5/10/17
to FPGAwars: explorando el lado libre
Hola Democrito:

Gracias por tu ayuda.
No lo he podido conseguir ( de momento desisto, jejejjejejej)

Te adjunto modificación del tx module para que lo pruebes.
He añadido un biestable D a la señal de carga del dato para poder sincronizarlo un poco mejor con la señal de reloj de baudios.
Probando a mi también me fallaba pero a 115200 y carga de dato cada 10ms, con esta modificación se ha corregido.
Try It ! jjejejejjej


Ejem2 TX_v2.ice
Ejem2 TX_v2.ice

Jesús Arroyo

unread,
May 11, 2017, 3:22:13 AM5/11/17
to FPGAwars: explorando el lado libre
Lo he probado y funciona mejor!!

Ya no aparece ruido ocasional ni siquiera con 1 ms.

Jose Pico

unread,
May 11, 2017, 3:59:12 AM5/11/17
to FPGAwars: explorando el lado libre
Gracias por probar!

Me gustaría mejorar aún más el módulo.
La idea es crear una UART completo.
Entiendo que un verdadero UART debe llevar algún pequeño buffer de memoria de entrada y salida sobre el que se puedan volcar los datos tanto de entrada como de salida
y un controlador en función de si hay datos listos o no en el buffer los vaya extrayendo o recogiendo.

Supongo que podré buscar por google algún UART comercial e intentar pasarlo a Icestudio. 

Saludos y Gracias

Jesús Arroyo

unread,
May 11, 2017, 9:36:55 AM5/11/17
to FPGAwars: explorando el lado libre
Buenas,

Puedes implementar la UART (TX y RX) en Icestudio a partir de este periférico en verilog (Obijuan):

https://github.com/FPGAwars/FPGA-peripherals/wiki

Un saludo.

Jose Pico

unread,
May 14, 2017, 7:15:20 PM5/14/17
to FPGAwars: explorando el lado libre
Ok.
Lo intentaré!
Gracias

Ramón Albert

unread,
Jun 6, 2017, 7:54:49 AM6/6/17
to FPGAwars: explorando el lado libre

Hola a todos!


Acabo de sintetizar el Ejem2 TX y transmitir transmite pero no la K. :(


He probado varias velocidades y nada, siempre recibo lo mismo (dos letras p). Si cambio la K por otro valor sale exactamente lo mismo...¿que puede estar pasando?


Un saludo y muchas gracias



Jose Pico

unread,
Jun 6, 2017, 9:05:20 AM6/6/17
to fpga-wars-explora...@googlegroups.com
Seguro que has configurado bien el Tera Term?
Revísalo.
Puerto com correcto?

Saludos 

--


Has recibido este mensaje porque estás suscrito a un tema del grupo "FPGAwars: explorando el lado libre" de Grupos de Google.


Para cancelar la suscripción a este tema, visita https://groups.google.com/d/topic/fpga-wars-explorando-el-lado-libre/vyqvx7CDepY/unsubscribe.


Para cancelar la suscripción a este grupo y a todos sus temas, envía un correo electrónico a fpga-wars-explorando-el...@googlegroups.com.


Para publicar en este grupo, envía un correo electrónico a fpga-wars-explora...@googlegroups.com.

Ramón Albert

unread,
Jun 6, 2017, 10:29:38 AM6/6/17
to FPGAwars: explorando el lado libre
Acabo de probarlo utilizando un usb serie externo a la icezum y ahora si funciona. Lo que ocurre es que a mi me interesa utilizar el FTDI de la misma placa. No es posible?



El martes, 6 de junio de 2017, 15:05:20 (UTC+2), Jose Pico escribió:
Seguro que has configurado bien el Tera Term?
Revísalo.
Puerto com correcto?

Saludos 

El El mar, 6 jun 2017 a las 13:54, Ramón Albert <suk...@gmail.com> escribió:

Hola a todos!


Acabo de sintetizar el Ejem2 TX y transmitir transmite pero no la K. :(


He probado varias velocidades y nada, siempre recibo lo mismo (dos letras p). Si cambio la K por otro valor sale exactamente lo mismo...¿que puede estar pasando?


Un saludo y muchas gracias





El martes, 9 de mayo de 2017, 0:49:00 (UTC+2), Jose Pico escribió:
Hola.

Os adjunto un pequeño  módulo de Tx realizado en Icestudio basándome en los apuntes de Obijuan.

He realizado el módulo y probado  enviando el caracter K de forma continua.

He usado un programa "Tera Term" ( equivalente al hiperterminal de windows )  para capturar el caracter "K" enviado por la FPGA de forma continua.
He utilizado un adaptador chino que compré USB to TTL que al instalarlo me lo reconoce como un  COM25.
He usado el PMOD1 y GND para conectar desde la FPGA hasta el USB.



Adjunto Ejemplos y módulos usados en Icestudio así como pequeño vídeo aclaratorio.
Saludos 











--


Has recibido este mensaje porque estás suscrito a un tema del grupo "FPGAwars: explorando el lado libre" de Grupos de Google.


Para cancelar la suscripción a este tema, visita https://groups.google.com/d/topic/fpga-wars-explorando-el-lado-libre/vyqvx7CDepY/unsubscribe.


Para cancelar la suscripción a este grupo y a todos sus temas, envía un correo electrónico a fpga-wars-explorando-el-lado-libre+unsubscribe@googlegroups.com.


Para publicar en este grupo, envía un correo electrónico a fpga-wars-explorando-el-lado-li...@googlegroups.com.

Juan Gonzalez Gomez

unread,
Jun 6, 2017, 10:33:48 AM6/6/17
to FPGA-WARS: explorando el lado libre
Hola Ramón,

Sí, es posible. El FTDI de la placa es dual. Por un lado permite cargar el bitstream en la FPGA y por otro ofrece un puerto serie para comunicarte con el hardware de la FPGA

Saludos, Obijuan

Para publicar en este grupo, envía un correo electrónico a fpga-wars-explorando-el-lado-lib...@googlegroups.com.

--
Has recibido este mensaje porque estás suscrito al grupo "FPGAwars: explorando el lado libre" de Grupos de Google.
Para cancelar la suscripción a este grupo y dejar de recibir sus mensajes, envía un correo electrónico a fpga-wars-explorando-el-lado-libre+unsubscribe@googlegroups.com.

Para publicar en este grupo, envía un correo electrónico a fpga-wars-explorando-el-lado-li...@googlegroups.com.
Visita este grupo en https://groups.google.com/group/fpga-wars-explorando-el-lado-libre.
Para ver esta conversación en el sitio web, visita https://groups.google.com/d/msgid/fpga-wars-explorando-el-lado-libre/b2eaa98a-ea53-41c6-a88e-d539e2e49801%40googlegroups.com.
Message has been deleted

Juan Gonzalez Gomez

unread,
Jun 6, 2017, 10:46:14 AM6/6/17
to FPGA-WARS: explorando el lado libre
Yo de windows no tengo ni idea. Pero creo que hay hilo donde comentan cómo hacerlo. No hace falta estar cambiando de drivers.

¿Alquien que use windows que le pueda indicar?  Muchas gracias

Saludos, Obijuan

El 6 de junio de 2017, 16:44, Ramón Albert <suk...@gmail.com> escribió:
Hola obijuan,

Ups...pues asignando la salida a TX lo que se observa en el terminal es muy diferente... También tengo que ir cambiando de drivers cada vez que quiero monitorizar el puerto o cargar bitstream ya que  para cargar el bitstream a la placa tengo que instalar los dos interfaces (0 i 1) con el driver libusbK. Con poner el libusbk solo en el 0 no funciona, no me detecta la placa. Es normal?

--
Has recibido este mensaje porque estás suscrito al grupo "FPGAwars: explorando el lado libre" de Grupos de Google.
Para cancelar la suscripción a este grupo y dejar de recibir sus mensajes, envía un correo electrónico a fpga-wars-explorando-el-lado-libre+unsubscribe@googlegroups.com.
Para publicar en este grupo, envía un correo electrónico a fpga-wars-explorando-el-lado-li...@googlegroups.com.
Visita este grupo en https://groups.google.com/group/fpga-wars-explorando-el-lado-libre.
Para ver esta conversación en el sitio web, visita https://groups.google.com/d/msgid/fpga-wars-explorando-el-lado-libre/28d6eea8-6727-4a21-8a51-8c2faaf17bd9%40googlegroups.com.

Ramón Albert

unread,
Jun 6, 2017, 10:46:38 AM6/6/17
to FPGAwars: explorando el lado libre

Hola obijuan,

Ups...pues asignando la salida a TX lo que se observa en el terminal es muy diferente... También tengo que ir cambiando de drivers cada vez que quiero monitorizar el puerto o cargar bitstream ya que  para cargar el bitstream a la placa tengo que instalar los dos interfaces (0 i 1) con el driver libusbK. Con poner el libusbk solo en el 0 no funciona, no me detecta la placa. Y lo que mas me extraña es que el led que se ilumina es el de RX . 

El martes, 6 de junio de 2017, 16:33:48 (UTC+2), Obijuan escribió:

Jose Pico

unread,
Jun 6, 2017, 12:51:26 PM6/6/17
to FPGAwars: explorando el lado libre
 Hola Ramón!

 posterior al ejemplo al Ejem2 TX.ice  realicé una pequeña modificación donde se intenta sincronizar la señal load con el reloj haciendo pasar por un biestable D.
 este ejemplo lo llamé Ejem2 TX_v2.ice  tras pruebas realizadas con este ejemplo me funcionó mejor.

 incluyo ejemplo  Ejem2 TX_v2.ice y el módulo de tx  TX_sinc.ice

 puedes probar con estos.

 Yo nunca conseguí reconocer el segundo FDTI en mi windows, hice mil pruebas y de momento me he dado por vencido. JEJJEJEJEJ
 
  Yo usé un  conversor chino  USB a UART  que me funcionó muy bien.

 Por otra parte he realizado un módulo FIFO ( sacado de unos apuntes)  para intentar añadirlo al módulo TX de forma que quede más completo y se pueda crear un buffer donde 
 cargarle más de un dato a TX. De momento no he tenido tiempo a probar el FIFO ni a incluirlo en el módulo de TX.
 Te adjunto el módulo FIFO por tú o alguien lo quiere probar.

 existe una página  http://opencores.org/ donde existe algún módulo UART completo en verilog  pero tampoco he tenido tiempo de traducir ninguno a Icestudio.
 hay que registrarse y una vez te aceptan puedes descargar los cores.

  Saludos y suerte
Ejem2 TX_v2.ice
TX_sinc.ice
Mod_FIFO.ice

Ramón Albert

unread,
Jun 7, 2017, 5:55:54 AM6/7/17
to FPGAwars: explorando el lado libre
Muchas Gracias Jose!!,

He probado este ultimo programa y funciona con el usb-serie externo, pero donde estoy teniendo problemas es intentarlo leer por el interface 1 del FTDI. Conecto la salida del modulo al PIN TX. Aparecen los mismos caracteres y no importa la velocidad seleccionada. Lo que más mosquea es que se ilumina el LED RX y no el TX :-(. Seguiré haciendo pruebas..

Jose Pico

unread,
Jun 7, 2017, 10:06:06 AM6/7/17
to fpga-wars-explora...@googlegroups.com
Si no recuerdo mal el interface1 lo usa para la programación del Fpga.
Deberías usar el interface 0.

Saludos 

Para cancelar la suscripción a este grupo y a todos sus temas, envía un correo electrónico a fpga-wars-explorando-el...@googlegroups.com.


Para publicar en este grupo, envía un correo electrónico a fpga-wars-explora...@googlegroups.com.








--


Has recibido este mensaje porque estás suscrito al grupo "FPGAwars: explorando el lado libre" de Grupos de Google.


Para cancelar la suscripción a este grupo y dejar de recibir sus mensajes, envía un correo electrónico a fpga-wars-explorando-el...@googlegroups.com.


Para publicar en este grupo, envía un correo electrónico a fpga-wars-explora...@googlegroups.com.
--


Has recibido este mensaje porque estás suscrito a un tema del grupo "FPGAwars: explorando el lado libre" de Grupos de Google.


Para cancelar la suscripción a este tema, visita https://groups.google.com/d/topic/fpga-wars-explorando-el-lado-libre/vyqvx7CDepY/unsubscribe.


Para cancelar la suscripción a este grupo y a todos sus temas, envía un correo electrónico a fpga-wars-explorando-el...@googlegroups.com.


Para publicar en este grupo, envía un correo electrónico a fpga-wars-explora...@googlegroups.com.

Eladio Delgado

unread,
Jun 8, 2017, 5:22:51 AM6/8/17
to FPGAwars: explorando el lado libre
Hola,

Os comento sobre las interfaces de la Alhambra y drivers en Windows.

El chip FTDI que tiene la placa es el FT2232H. Por decirlo sencillo, físicamente este chip tiene por un lado una interfaz USB y por otro dos bloques de 16 pines que son las interfaces físicas 0 y 1. También aparecen como A y B.
El chip FTDI se puede configurar para que cada uno de esos bloques se comporte como un puerto serie, SPI, I2C, puerto paralelo, etc.Esa configuración se programa en una memoria EEPROM al fabricar la placa y es fija. En el caso de la Alhambra:
  • Interfaz 0 ó A:
    • Está conectada a la memoria de configuración de la FPGA
    • Configurada como interfaz SPI
    • Se accede mediante el driver libusbK
    • Es la que utiliza Icestudio para programar la FLASH de configuración de la FPGA
  • Interfaz 1 ó B:
    • Está conectada a pines genéricos de la FPGA
    • Configurada como UART
    • Se accede mediante el driver de FTDI como un COM
    • Es la que usamos con un terminal para comunicarnos con el circuito que hayamos implementado en la FPGA.

Ambas interfaces se pueden usar a la vez.

Estas son las líneas usadas de cada interfaz:

Imágenes integradas 3

En Windows, al conectar la primera vez la Alhambra se instala el driver FTDI y ambas interfaces aparecen como puerto COM:

Imágenes integradas 1

Una vez que se instala el driver libusbK en la interfaz 0 para que Icestudio pueda programar la FLASH y configurar la FPGA, el adminstrador de dispositivos debería mostrar esto:

Imágenes integradas 4

IMPORTANTE: Tendremos estas interfaces siempre que conectemos la placa al puerto USB donde estaba cuando instalamos el libusbK. Si conectamos a otro puerto USB, tendremos dos puertos COM igual que en la primera captura y Icestudio no encontrará la placa.

Hay que recordar el puerto donde se instaló el libusbK y usar siempre ese.

Con las interfaces configuradas de esta forma, usas Icestudio para descargar el bitstream y un terminal para comunicarte con tu circuito y la placa está todo el tiempo conectada al mismo puerto USB.

Creo que es así, corregidme si véis algún error.

Un saludo,
Eladio


Para cancelar la suscripción a este grupo y a todos sus temas, envía un correo electrónico a fpga-wars-explorando-el-lado-libre+unsubscribe@googlegroups.com.


Para publicar en este grupo, envía un correo electrónico a fpga-wars-explorando-el-lado-li...@googlegroups.com.








--


Has recibido este mensaje porque estás suscrito al grupo "FPGAwars: explorando el lado libre" de Grupos de Google.


Para cancelar la suscripción a este grupo y dejar de recibir sus mensajes, envía un correo electrónico a fpga-wars-explorando-el-lado-libre+unsubscribe@googlegroups.com.


Para publicar en este grupo, envía un correo electrónico a fpga-wars-explorando-el-lado-li...@googlegroups.com.








--


Has recibido este mensaje porque estás suscrito a un tema del grupo "FPGAwars: explorando el lado libre" de Grupos de Google.


Para cancelar la suscripción a este tema, visita https://groups.google.com/d/topic/fpga-wars-explorando-el-lado-libre/vyqvx7CDepY/unsubscribe.


Para cancelar la suscripción a este grupo y a todos sus temas, envía un correo electrónico a fpga-wars-explorando-el-lado-libre+unsubscribe@googlegroups.com.


Para publicar en este grupo, envía un correo electrónico a fpga-wars-explorando-el-lado-li...@googlegroups.com.

--
Has recibido este mensaje porque estás suscrito al grupo "FPGAwars: explorando el lado libre" de Grupos de Google.
Para cancelar la suscripción a este grupo y dejar de recibir sus mensajes, envía un correo electrónico a fpga-wars-explorando-el-lado-libre+unsubscribe@googlegroups.com.
Para publicar en este grupo, envía un correo electrónico a fpga-wars-explorando-el-lado-li...@googlegroups.com.

Visita este grupo en https://groups.google.com/group/fpga-wars-explorando-el-lado-libre.
Para ver esta conversación en el sitio web, visita https://groups.google.com/d/msgid/fpga-wars-explorando-el-lado-libre/CAOPg-Bv-H594Hva0d15ZWMUTOgnd6-NpJc3%2B4hqgnRYTvbMpPg%40mail.gmail.com.

Democrito

unread,
Jun 8, 2017, 5:38:00 AM6/8/17
to FPGAwars: explorando el lado libre
Efectivamente, al menos en Windows 8.1, si se cambia de puerto USB se suele perder la configuración que hayamos hecho, aunque hayamos utilizado anteriormente ese mismo puerto o todos los puertos USB que tengamos. Digo "se suele" porque hay veces que da la sensación que se mantiene, pero por regla general se pierde al cambiar de puerto USB.

No suele dar problemas si siempre se trabaja siempre con el mismo puerto.


Ramón Albert

unread,
Jun 9, 2017, 5:16:29 AM6/9/17
to FPGAwars: explorando el lado libre
Muchas gracias por la aclaración Eladio! He conseguido que funcione probando con otro ordenador con windows 7 (estaba utilizando windows 10 y el puerto serie del interface 1 devolvia caracteres extraños). No tiene por que ser la razón pero bueno ya funciona.
Reply all
Reply to author
Forward
0 new messages