Simulación en icestudio, próximamente

[Carlos Venegas]

Algunos me estais preguntando como va a ser la simulación, lo vais a tener disponible en pocos días, el "simulador" lo tenía ya preparado para la nueva versión del core y lo que me está costando algo más de lo esperado es adaptarlo al viejo (como he hecho con el resto de cosas que os estoy poniendo en marcha pero en este caso había un problemilla añadido y es que la librería de grafos usa vue y me está dando problemas de convivencia con el motor viejo, pero bueno ya está casi, creo que a lo sumo a primeros de semana próxima estará rematado).

La pinta es esta:

Es super cómodo, desde el diseño de icestudio se crea automáticamente el DUT (para los que no conozcan la terminología es como si fuera el SOC de tu diseño , el bloque visto desde fuera de la FPGA al mundo exterior) y tienes un entorno para añadirle impulsos, secuencias, alimentarlo con ficheros spice , comparar contra ficheros spice ,..... se pueden generar diferentes testbench por diseño, incluso por módulos del diseño en lugar del completo.

Todo integrado en apio para simular los tests o grupos de tests etc.

Y todo se guarda en el .ice no hay que arrastrar ficheros testbenches, se puede exportar el código a verilog etc.

Y además gracias a la integración actual de apio con gtkwave está sincronizada la apertura al simular para ver las formas de onda y con la mejora de los nombres legibles y deterministas del compilador, podemos ver en la simulación todas las señales bien nombradas.....

Espero que esto haya aclarado a los curiosos y a los que no conozcan esto les haya pusto una semillita para probarlo ;)

en los próximos días lo tendréis disponible!!

[Jo mo]

Great surprise, Like Spanish people say:  tiene muy buena pinta !  :-)

I never use the testbench+ gtkView for simulating my designs. I was just uploading and probing my circuit with a logic analyser!  But things could change soon !

Gracias Carlos

--
Has recibido este mensaje porque estás suscrito al grupo "FPGAwars: explorando el lado libre" de Grupos de Google.
Para cancelar la suscripción a este grupo y dejar de recibir sus mensajes, envía un correo electrónico a fpga-wars-explorando-el...@googlegroups.com.
Para ver este debate, visita https://groups.google.com/d/msgid/fpga-wars-explorando-el-lado-libre/CAEQ-VCbEi0D-6cBx0pV5qnnXvQT1y5phBG1c64jabDJ6syn2Ww%40mail.gmail.com.

[Carlos Venegas]

Sorry!! That was a quick message because some Spanish users were asking me privately about the simulation, and I preferred to answer everyone at once... sometimes this group feels like the Tower of Babel! Once I’ve got it all finalized, I’ll publish it in both English and Spanish, accompanied by a tutorial featuring a simple example.

I think this tool will be really useful for teachers and users who haven't tried this before. In my own designs, I always simulate quite a few parts before moving to the FPGA, and then I transition the testbenches to hardware-in-the-loop tests; ultimately, all of that significantly speeds up development and makes maintenance easier—basically, it’s about moving toward professional tools and methodologies.

Para ver este debate, visita https://groups.google.com/d/msgid/fpga-wars-explorando-el-lado-libre/CAM0%3DoYXg6jBkpjZXeP1HbbzKvooJd_xjn2LEf5yEur3OivO7vQ%40mail.gmail.com.